[發(fā)明專利]記憶體裝置及其操作方法與運算系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202110996048.2
• 申請日: 2021-08-27
• 公開（公告）號: CN113674792A
• 公開（公告）日: 2021-11-19
• 發(fā)明（設計）人: 吳潤身;王祈恩;呂仁碩
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C29/00
• 分類號: G11C29/00;G11C29/44;G06N3/063;G06N3/04
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006
• 代理人: 徐金國

1.一種記憶體裝置，其特征在于，包含：

一記憶體陣列，其中在該記憶體陣列中的至少一第一故障單元以及至少一第二故障單元用以分別儲存對應于一浮點數(shù)的一第一欄位和一第二欄位的數(shù)據(jù)；以及

一選擇電路，用以基于一單元置換操作的優(yōu)先次序判別該至少一第一故障單元和該至少一第二故障單元，其中該單元置換操作的優(yōu)先次序指出該至少一第一故障單元的一優(yōu)先權(quán)高于該至少一第二故障單元的一優(yōu)先權(quán)，

其中該選擇電路還用以輸出該至少一第一故障單元的一故障地址至一備份元件分析器電路，該備份元件分析器電路用以執(zhí)行置換該至少一第一故障單元的一置換操作。

2.根據(jù)權(quán)利要求1所述的記憶體裝置，其特征在于，該至少一第一故障單元具有一固定1故障，以及該至少一第二故障單元具有一固定0故障。

3.根據(jù)權(quán)利要求1所述的記憶體裝置，其特征在于，該選擇電路還用以判斷自一測試電路接收的一地址符合一組記憶體單元的多個地址中的一者，以將該地址作為該故障地址輸出，其中該組記憶體單元儲存對應于該浮點數(shù)的一指數(shù)欄位的數(shù)據(jù)。

4.根據(jù)權(quán)利要求1所述的記憶體裝置，其特征在于，還包含：

一限幅電路，用以將自該記憶體陣列讀出的該浮點數(shù)與一第一閾值比較，以及在該浮點數(shù)大于該第一閾值時用以將該第一閾值作為一讀取數(shù)據(jù)輸出；

其中該浮點數(shù)對應于使用于一神經(jīng)網(wǎng)絡模型中的一輸入激發(fā)或一輸入權(quán)重，以及

該限幅電路還用以將該浮點數(shù)與一第二閾值作比較，并用以輸出該浮點數(shù)、該第一閾值或該第二閾值，

其中該第一閾值對應于使用于該神經(jīng)網(wǎng)絡模型的數(shù)據(jù)的一最大值，以及該第二閾值對應于使用于該神經(jīng)網(wǎng)絡模型的數(shù)據(jù)的一最小值，以及當該浮點數(shù)對應于使用于該神經(jīng)網(wǎng)絡模型中的該輸入激發(fā)時，該第二閾值等于0。

5.一種記憶體裝置的操作方法，其特征在于，包含：

測試一記憶體陣列以判別該記憶體陣列中的多個故障單元；

判別在所述多個故障單元中的一排除單元，該排除單元符合至少一條件，其中該至少一條件與對應于該排除單元的一第一二進位數(shù)的一數(shù)值相關(guān)；以及

以一冗余單元置換所述多個故障單元中的其余單元的一至少一單元。

6.根據(jù)權(quán)利要求5所述記憶體裝置的操作方法，其特征在于，該至少一條件指出對應于該排除單元的該第一二進位數(shù)的該數(shù)值小于對應于該排除單元的該第一二進位數(shù)的一正確數(shù)值。

7.根據(jù)權(quán)利要求5所述記憶體裝置的操作方法，其特征在于，該至少一條件指出該排除單元用以儲存該第一二進位數(shù)中一尾數(shù)欄位中的一位元，或

該排除單元用以儲存該第一二進位數(shù)中一正負號欄的一位元，以及該第一二進位數(shù)為使用于一神經(jīng)網(wǎng)絡模型中的一激發(fā)。

8.一種運算系統(tǒng)，其特征在于，包含：

一記憶體裝置；以及

一神經(jīng)網(wǎng)絡處理器，用以存讀取該記憶體裝置；

其中該記憶體裝置包含：

多個記憶體單元，用以儲存對應于來自或傳輸至該神經(jīng)網(wǎng)絡處理器的數(shù)據(jù)的多個二進位數(shù)；

一選擇電路，用以輸出所述多個記憶體單元中的一故障單元的一故障地址，其中該故障單元具有在一單元置換操作中的一第一優(yōu)先權(quán)以及具有一固定1故障，該固定1故障在所述多個二進位數(shù)中的一二進位數(shù)的一指數(shù)欄位的一位元中；以及

一置換電路，用以根據(jù)該故障地址以多個冗余單元中的一冗余單元置換該故障單元。

9.根據(jù)權(quán)利要求8所述的運算系統(tǒng)，其特征在于，還包含：

一限幅電路，用以在該二進位數(shù)大于一第一閾值時輸出該第一閾值至該神經(jīng)網(wǎng)絡處理器，

在該二進位數(shù)小于一第二閾值時輸出該第二閾值，或

在該二進位數(shù)介于該第一閾值和第二閾值之間時輸出該二進位數(shù)；

其中該第一閾值和第二閾值與執(zhí)行在該神經(jīng)網(wǎng)絡處理器中的一神經(jīng)網(wǎng)絡模型的多個輸入激發(fā)的分布相關(guān)。

10.根據(jù)權(quán)利要求8所述的運算系統(tǒng)，其特征在于，所述多個記憶體單元中的一排除單元具有在該單元置換操作中低于該一第一優(yōu)先權(quán)的一第二優(yōu)先權(quán)，并且該排除單元具有一固定0故障，

其中在該單元置換操作中對應于該排除單元的一位元數(shù)據(jù)維持不變。