[發明專利]射頻識別整合集成電路以及射頻識別碼提供方法

在審

• 申請號: 202110995211.3
• 申請日: 2021-08-27
• 公開（公告）號: CN114118330A
• 公開（公告）日: 2022-03-01
• 發明（設計）人: 李新洲;羅立聲;李仙耀
• 申請（專利權）人: 凌通科技股份有限公司
• 主分類號: G06K19/077
• 分類號: G06K19/077
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 葉明川;董驍毅

1.一種減少接腳數的整合集成電路，適用于一射頻識別電路，其特征在于，所述射頻識別電路至少包括一諧振線圈以及一諧振電容，所述減少接腳數的整合集成電路包括：

一第一輸入輸出接腳；

一第二輸入輸出接腳；以及

一第三輸入輸出接腳，其中，當所述減少接腳數的整合集成電路啟動時，判定所述第一輸入輸出接腳、所述第二輸入輸出接腳以及所述第三輸入輸出接腳是否耦接諧振線圈，

其中，根據耦接諧振線圈的接腳以及未耦接諧振線圈的接腳的電壓狀態，所述減少接腳數的整合集成電路決定所輸出的識別碼。

2.根據權利要求1所述的減少接腳數的整合集成電路，其特征在于，更包括：

一第一整流電路，包括一第一輸入端、一第二輸入端、一第一輸出端以及一第二輸出端，其中，所述第一整流電路的第一輸入端耦接所述第一輸入輸出接腳，所述第一整流電路的第二輸入端耦接所述第二輸入輸出接腳；

其中，所述減少接腳數的整合集成電路更包括：

一第一電源端以及一第二電源端，其中，所述第一電源端耦接所述第一整流電路的第一輸出端，所述第二電源端耦接所述第一整流電路的第二輸出端，

其中，當所述諧振線圈與所述諧振電容耦接所述第一輸入輸出接腳以及所述第二輸入輸出接腳之間時，所述第一整流電路提供直流電給所述第一電源端以及所述第二電源端以啟動所述減少接腳數的整合集成電路。

3.根據權利要求1所述的減少接腳數的整合集成電路，其特征在于，更包括：

一第二整流電路，包括一第一輸入端、一第二輸入端、一第一輸出端以及一第二輸出端，其中，所述第二整流電路的第一輸入端耦接所述第二輸入輸出接腳，所述第二整流電路的第二輸入端耦接所述第三輸入輸出接腳；

其中，所述減少接腳數的整合集成電路更包括：

一第一電源端以及一第二電源端，其中，所述第一電源端耦接所述第二整流電路的第一輸出端，所述第二電源端耦接所述第二整流電路的第二輸出端，

其中，當所述諧振線圈與所述諧振電容耦接所述第二輸入輸出接腳以及所述第三輸入輸出接腳之間時，所述第二整流電路提供直流電給所述第一電源端以及所述第二電源端以啟動所述減少接腳數的整合集成電路。

4.根據權利要求1所述的減少接腳數的整合集成電路，其特征在于，更包括：

一第三整流電路，包括一第一輸入端、一第二輸入端、一第一輸出端以及一第二輸出端，其中，所述第三整流電路的第一輸入端耦接所述第一輸入輸出接腳，所述第三整流電路的第二輸入端耦接所述第三輸入輸出接腳；

其中，所述減少接腳數的整合集成電路更包括：

一第一電源端以及一第二電源端，其中，所述第一電源端耦接所述第三整流電路的第一輸出端，所述第二電源端耦接所述第三整流電路的第二輸出端，

其中，當所述諧振線圈與所述諧振電容耦接所述第一輸入輸出接腳以及所述第三輸入輸出接腳之間時，所述第三整流電路提供直流電給所述第一電源端以及所述第二電源端以啟動所述減少接腳數的整合集成電路。

5.根據權利要求1所述的減少接腳數的整合集成電路，其特征在于，當所述減少接腳數的整合集成電路啟動時，判定所述第一輸入輸出接腳、所述第二輸入輸出接腳以及所述第三輸入輸出接腳是否耦接諧振線圈，更包括：

所述減少接腳數的整合集成電路將第一輸入輸出接腳、第二輸入輸出接腳設定為浮動，

所述減少接腳數的整合集成電路在第三輸入輸出接腳輸出指定電壓，判斷第一輸入輸出接腳、第二輸入輸出接腳的任一接腳是否隨著所述指定電壓變動。

6.根據權利要求1所述的減少接腳數的整合集成電路，其特征在于，當所述減少接腳數的整合集成電路啟動時，判定所述第一輸入輸出接腳、所述第二輸入輸出接腳以及所述第三輸入輸出接腳是否耦接諧振線圈，更包括：

所述減少接腳數的整合集成電路將第二輸入輸出接腳、第三輸入輸出接腳設定為浮動，

所述減少接腳數的整合集成電路在第一輸入輸出接腳輸出指定電壓，判斷第二輸入輸出接腳、第三輸入輸出接腳的任一接腳是否隨著所述指定電壓變動。