[發(fā)明專利]用有微柱的半導體管芯形成DCALGA封裝的方法和半導體器件在審
| 申請?zhí)枺?/td> | 202110994231.9 | 申請日: | 2016-10-10 |
| 公開(公告)號: | CN113690179A | 公開(公告)日: | 2021-11-23 |
| 發(fā)明(設計)人: | S·金努薩米;W·H·譚;A·潘;K·K·侯 | 申請(專利權)人: | 商升特公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L23/538 |
| 代理公司: | 中國專利代理(香港)有限公司 72001 | 代理人: | 申屠偉進;劉春元 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用有微柱 半導體 管芯 形成 dcalga 封裝 方法 半導體器件 | ||
本發(fā)明涉及用有微柱的半導體管芯形成DCALGA封裝的方法和半導體器件。半導體器件具有布置在襯底之上的第一半導體管芯。在半導體管芯之上形成多個復合互連結構。復合互連結構具有不可熔導電柱和在不可熔導電柱之上形成的可熔層。可熔層被回流以將第一半導體管芯連接到襯底的導電層。不可熔導電柱在回流期間不熔化,從而消除了在襯底之上形成阻焊劑的需要。將密封劑沉積在第一半導體管芯和復合互連結構周圍。密封劑在第一半導體管芯的有源表面和襯底之間流動。第二半導體管芯相鄰于第一半導體管芯布置在襯底之上。散熱器布置在第一半導體管芯之上。密封劑的一部分被移除以暴露散熱器。
技術領域
本發(fā)明大體上涉及半導體器件,且更具體地涉及用具有微柱的半導體管芯來形成芯片直接貼裝焊盤網格陣列(DCALGA)封裝的方法和半導體器件。
背景技術
半導體器件通常被發(fā)現(xiàn)在現(xiàn)代電子產品中。半導體器件在電氣部件的數量和密度方面改變。分立半導體器件通常包含一種類型的電氣部件,例如發(fā)光二極管(LED)、小信號晶體管、電阻器、電容器、電感器和功率金屬氧化物半導體場效應晶體管(MOSFET)。集成半導體器件典型地包含數百到數百萬個電氣部件。集成半導體器件的示例包括微控制器、微處理器和各種信號處理電路。
半導體器件執(zhí)行各種各樣的功能,諸如信號處理、高速計算、傳輸和接收電磁信號、控制電子器件、將太陽光轉換成電以及為電視顯示器創(chuàng)建視覺圖像。半導體器件被發(fā)現(xiàn)在娛樂、通信、功率轉換、網絡、計算機和消費產品的領域中。半導體器件還被發(fā)現(xiàn)在軍事應用、航空、汽車、工業(yè)控制器和辦公室設備中。
半導體器件采用半導體材料的電氣性質。半導體材料的結構允許由電場或基極電流的施加或通過摻雜的工藝來操縱材料的導電性。摻雜將雜質引入到半導體材料中以操縱并控制半導體器件的導電性。
半導體器件包含有源和無源電氣結構。包括雙極和場效應晶體管的有源結構控制電流的流動。通過改變電場或基極電流的施加和摻雜的水平,晶體管促進或限制電流的流動。包括電阻器、電容器和電感器的無源結構創(chuàng)建執(zhí)行各種電氣功能所需的電壓和電流之間的關系。使無源和有源結構電連接以形成電路,其使半導體器件能夠執(zhí)行高速操作和其它有用的功能。
通常使用兩種復雜的制造工藝(即,前端制造和后端制造)來制造半導體器件,每個制造潛在地涉及數百個步驟。前端制造涉及在半導體晶片的表面上的多個管芯的形成。每個半導體管芯典型地是相同的,并包含通過電連接有源和無源部件而形成的電路。后端制造涉及從完成的晶片單體化個體半導體管芯以及封裝管芯以提供結構支持、電互連和環(huán)境隔離。如在本文中使用的術語“半導體管芯”指代詞的單數和復數形式二者,并且相應地可以指代單個半導體器件和多個半導體器件二者。
半導體制造的一個目標是生產較小的半導體器件。較小的器件典型地消耗較少的功率,具有較高的性能,并可以被更有效地生產。此外,較小的半導體器件具有較小的覆蓋區(qū)(footprint),這對于較小的最終產品是合乎需要的。減小的封裝剖面對在智能電話中封裝、可穿戴技術和物聯(lián)網(IoT)工業(yè)特別重要。較小的半導體管芯尺寸可以由前端工藝中的改進實現(xiàn),從而導致具有較小、較高密度的有源和無源部件的半導體管芯。后端工藝可以通過在電互連和封裝材料中的改進來導致具有較小的覆蓋區(qū)的半導體器件封裝。
較小的半導體器件的制造依賴于實現(xiàn)對在半導體管芯和下層襯底之間以及在布置在單個襯底之上的多個半導體管芯之間的水平和垂直電互連的改進。通過在倒裝芯片取向上將半導體管芯安裝到襯底來形成倒裝芯片封裝。襯底提供在半導體管芯和外部器件之間的電互連。然而,對于當前倒裝芯片封裝的封裝高度和完全生產時間(throughput time)的減小受襯底的厚度和在倒裝芯片與襯底之間形成的互連的高度約束。
發(fā)明內容
存在減小封裝尺寸和制造時間同時提高執(zhí)行速度和可靠性的需要。相應地,在一個實施例中,本發(fā)明是制造半導體器件的方法,其包括下列步驟:提供襯底;布置包括復合互連結構的第一半導體管芯,復合互連結構包括在襯底之上的不可熔部分和可熔部分;使復合互連結構的可熔部分回流;以及將密封劑沉積在第一半導體管芯周圍。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于商升特公司,未經商升特公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110994231.9/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





