[發明專利]一種芯片故障測試裝置、系統及方法

在審

• 申請號: 202110990088.6
• 申請日: 2021-08-26
• 公開（公告）號: CN113900006A
• 公開（公告）日: 2022-01-07
• 發明（設計）人: 鄧路超;謝樹平;王萌
• 申請（專利權）人: 湖南艾科諾維科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R1/04
• 代理公司: 湖南兆弘專利事務所(普通合伙) 43008
• 代理人: 趙朕毅

1.一種芯片故障測試裝置，其特征在于，包括測試板卡，所述測試板卡上設有用于安裝被測試的ADC芯片的ADC芯片測試座和用于安裝被測試的DAC芯片的DAC芯片測試座，還設有信號輸入端口和信號輸出端口，所述信號輸入端口依次通過被測試的ADC芯片以及被測試的DAC芯片和信號輸出端口連接并形成測試通道。

2.根據權利要求1所述的芯片故障測試裝置，其特征在于，所述測試板卡上設有第一連接器、第二連接器以及用于將第一連接器與第二連接器相連的線纜，被測試的ADC芯片依次通過第一連接器以及第二連接器和被測試的DAC芯片連接，所述第一連接器輸出側設有第一端子，所述第二連接器輸入側設有第二端子，所述第一端子和被測試的ADC芯片輸出端的引腳一一對應，所述第二端子和被測試的DAC芯片輸入端的引腳一一對應，且第一端子、第二端子和線纜分別一一對應，且每個第一端子通過線纜與對應的第二端子可拆卸連接。

3.根據權利要求2所述的芯片故障測試裝置，其特征在于，所述第一端子、第二端子分別為插孔，所述線纜兩端分別設有插頭，所述插頭插設于對應的插孔中。

4.根據權利要求2所述的芯片故障測試裝置，其特征在于，所述線纜為等長線纜。

5.根據權利要求1所述的芯片故障測試裝置，其特征在于，所述測試板卡還設有時鐘端口，所述時鐘端口和被測試的ADC芯片的時鐘端以及被測試的DAC芯片的時鐘端連接。

6.根據權利要求1所述的芯片故障測試裝置，其特征在于，所述測試板卡上還設有配置端口，所述配置端口通過SPI或者I2C總線和被測試的ADC芯片的配置端以及被測試的DAC芯片的配置端連接。

7.根據權利要求1所述的芯片故障測試裝置，其特征在于，還包括頻譜儀，所述頻譜儀的輸入端和信號輸出端口連接。

8.根據權利要求1所述的芯片故障測試裝置，其特征在于，還包括邏輯分析儀，所述邏輯分析儀的輸入端和被測試的ADC芯片輸出端連接。

9.一種芯片故障測試系統，其特征在于，包括上位機和芯片故障測試裝置，所述芯片故障測試裝置為權利要求1～8任一所述的芯片故障測試裝置，所述上位機和被測試的ADC芯片以及被測試的DAC芯片的配置端連接。

10.一種芯片故障測試方法，應用于權利要求1～7任一所述的芯片故障測試裝置，其特征在于，包括以下步驟：

S1)將被測試的ADC芯片安裝于ADC芯片測試座，將被測試的DAC芯片安裝于DAC芯片測試座；

S2)根據被測試的ADC芯片輸出端的引腳定義以及被測試的DAC芯片輸入端的引腳定義，分別配置第一連接器輸出側對應的第一端子以及第二連接器輸入側對應的第二端子，將對應的第一端子和對應的第二端子通過線纜連接；

S3)根據被測試的ADC芯片以及被測試的DAC芯片支持的采樣率和回放率，將對應的時鐘信號輸入時鐘端口；

S4)將上位機和配置端口連接，配置被測試的ADC芯片以及被測試的DAC芯片的采樣率和工作模式；

S5)外部信號源向信號輸入端口輸入標準測試信號，通過頻譜儀查看信號輸出端口的輸出信號，若輸出信號波形滿足要求且被測試的ADC芯片以及被測試的DAC芯片性能指標符合預期，則被測試的ADC芯片以及被測試的DAC芯片無故障，結束并退出，否則執行步驟S6)；

S6)將線纜與第二端子斷開連接，并將線纜連接邏輯分析儀，通過上位機配置被測試的ADC芯片輸出遞增數或者固定數，通過邏輯分析儀判斷是否存在連接性問題或者時序問題，是則被測試的ADC芯片故障，否則被測試的DAC芯片故障。