[發(fā)明專利]SoC架構(gòu)中的多總線拓?fù)湎到y(tǒng)及總線互連方法

有效

• 申請?zhí)枺?/td>: 202110987956.5
• 申請日: 2021-08-26
• 公開（公告）號: CN113434460B
• 公開（公告）日: 2022-01-11
• 發(fā)明（設(shè)計）人: 谷佳華;張玉安;丁杰;酈清華
• 申請（專利權(quán)）人: 長沙海格北斗信息技術(shù)有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F15/173
• 代理公司: 長沙永星專利商標(biāo)事務(wù)所(普通合伙) 43001
• 代理人: 周詠;米中業(yè)

本發(fā)明公開了一種SoC架構(gòu)中的多總線拓?fù)湎到y(tǒng)，包括若干路總線矩陣和若干個總線橋；各路總線矩陣上均連接若干個主機(jī)端口和若干個從機(jī)端口；總線矩陣與總線矩陣之間通過總線橋連接；任意一路總線矩陣還通過總線橋與Slave端口實(shí)現(xiàn)AHB/APB協(xié)議的轉(zhuǎn)換。本發(fā)明還公開了一種所述SoC架構(gòu)中的多總線拓?fù)湎到y(tǒng)的總線互連方法。本發(fā)明能夠使得高性能高帶寬的總線矩陣達(dá)到更高的工作頻率，而且能夠降低后端實(shí)現(xiàn)難度和功耗；而且能夠快速確定各個總線矩陣的標(biāo)識信息位寬、增補(bǔ)和刪減標(biāo)識信息的位置，實(shí)現(xiàn)總線矩陣的快速連接，減少時間成本和重新計算出錯概率，可靠性高、實(shí)用性好、性能較高且能耗較低。

技術(shù)領(lǐng)域

本發(fā)明屬于芯片設(shè)計領(lǐng)域，具體涉及一種SoC架構(gòu)中的多總線拓?fù)湎到y(tǒng)及總線互連方法。

背景技術(shù)

隨著全球化半導(dǎo)體技術(shù)的日益發(fā)展和半導(dǎo)體工藝材料的日益進(jìn)步，單顆芯片上的集成度已經(jīng)達(dá)到了前所未有的水平。集成度的增加、功能模塊的多元化以及對于功耗管理的提升，都帶來了設(shè)計架構(gòu)的迭代更新。高級微控制器總線結(jié)構(gòu)（AdvancedMicrocontroller Bus Architecture，AMBA）定義了高性能嵌入式微控制器的通信標(biāo)準(zhǔn)。當(dāng)今嵌入式SoC設(shè)計中，大部分都是基于AMBA協(xié)議實(shí)現(xiàn)的。

AMBA總線根據(jù)不同的應(yīng)用特點(diǎn)，具體包括APB總線、ASB總線、AHB總線和AXI總線；

APB總線（Advanced Peripheral Bus，APB）：APB總線用于為慢速外設(shè)提供總線技術(shù)支持。APB總線是一種優(yōu)化的、低功耗的精簡接口總線，其可以接入多種不同的慢速外設(shè)。由于APB總線是ARM公司最早提出的總線接口，因此APB總線可以橋接ARM體系下的每一種系統(tǒng)總線。

ASB總線（Advanced System Bus，ASB）：ASB總線主要用于高性能系統(tǒng)模塊。ASB總線是能夠適用于AHB總線不需要的高性能特性的芯片設(shè)計上的系統(tǒng)總線。ASB總線能夠?yàn)楦咝阅芴幚砥鳌⑵蟽?nèi)存和片外內(nèi)存提供接口，也能夠用于橋接慢速外設(shè)。

AHB總線（Advanced High-performance Bus，AHB）：AHB總線適用于高性能、高時鐘工作頻率的模塊。AHB總線在AMBA架構(gòu)中為系統(tǒng)的高性能運(yùn)行起到了基石作用。AHB總線能夠?yàn)楦咝阅芴幚砥鳌⑵蟽?nèi)存和片外內(nèi)存提供接口，也能夠用于橋接慢速外設(shè)。

AXI總線（Advanced eXtensible Interface，AXI）：AXI總線是一種面向高性能、高帶寬、低延遲的片內(nèi)總線；無需復(fù)雜的橋接就能實(shí)現(xiàn)高頻操作，同時能夠滿足大部分器件的接口要求，還能提供互連架構(gòu)，提高了架構(gòu)的靈活性與獨(dú)立性，同時向下兼容已有的AHB和APB接口。

如圖1所示為一種比較常規(guī)的總線拓?fù)浣Y(jié)構(gòu)：對于性能和帶寬的需求，主機(jī)大部分采用AXI總線協(xié)議接口，通過AXI總線矩陣訪問其他AXI從機(jī)；還可以通過AXI從機(jī)端口通過協(xié)議轉(zhuǎn)換橋，去訪問AHB總線或者APB總線的從機(jī)。圖1中的總線拓?fù)浣Y(jié)構(gòu)相對簡單，所有主機(jī)通過一個總線矩陣進(jìn)行分發(fā)。但是，這樣的拓?fù)浣Y(jié)構(gòu)必然會帶來一定的弊端：主總線矩陣承載過多的主機(jī)操作，因此在仲裁策略和時序收斂方面不容易達(dá)到較高要求，而時序帶來的問題與AXI的高性能相悖；同時，有一些主機(jī)不需要轉(zhuǎn)換為更復(fù)雜的AXI協(xié)議，也不必須具備更高的工作頻率，從而影響了總線的效率和性能。

發(fā)明內(nèi)容

本發(fā)明的目的之一在于提供一種可靠性高、實(shí)用性好、性能較高且能耗較低的SoC架構(gòu)中的多總線拓?fù)湎到y(tǒng)。

本發(fā)明的目的之二在于提供一種所述SoC架構(gòu)中的多總線拓?fù)湎到y(tǒng)的總線互連方法。

本發(fā)明提供的這種SoC架構(gòu)中的多總線拓?fù)湎到y(tǒng)，包括若干路總線矩陣和若干個總線橋；各路總線矩陣上均連接有各自的若干個主機(jī)端口和若干個從機(jī)端口；總線矩陣與總線矩陣之間通過總線橋連接，從而實(shí)現(xiàn)帶寬和頻率的轉(zhuǎn)換；在任意一路總線矩陣上，還通過總線橋與Slave端口實(shí)現(xiàn)AHB/APB協(xié)議的轉(zhuǎn)換。