[發明專利]閃存單元的擦除方法

有效

• 申請號: 202110987922.6
• 申請日: 2021-08-26
• 公開（公告）號: CN113437084B
• 公開（公告）日: 2021-11-30
• 發明（設計）人: 蔣家勇;石振東
• 申請（專利權）人: 北京磐芯微電子科技有限公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11524;G11C16/14
• 代理公司: 北京允天律師事務所 11697
• 代理人: 李建航

本公開提供了一種閃存單元的擦除方法。該閃存單元包括依次串聯連接的第一存儲晶體管、選通晶體管和第二存儲晶體管。根據本公開的擦除方法包括將各擦除電壓施加到閃存單元的各電極以及各晶體管的柵電極，其中施加到與被擦除的存儲晶體管連接的電極的擦除電壓高于襯底與存儲晶體管的柵介質疊層之間的界面處的空穴勢壘高度。本公開的閃存單元的擦除方法將FN隧穿機制和帶帶隧穿熱載流子注入機制相結合，具有操作功耗低和擦除速度快的優點，能夠改善閃存單元的擦除操作的閾值電壓窗口并且提高存儲可靠性。

技術領域

本公開涉及半導體技術的領域，具體地，本公開涉及閃存單元的擦除方法。

背景技術

快閃存儲器，簡稱閃存，是一種非易失性存儲器，即在電源斷開的情況下仍然不會丟失所存儲的數據，特別適用于移動通訊和計算機存儲部件等領域。此外，有些快閃存儲器還具有高密度存儲能力，適用于大容量移動存儲介質等方面的應用。

傳統的快閃存儲器采用浮柵型單元結構。浮柵型非易失性存儲器起源于D.Kahng與S.Sze 在1967年提出的MIMIS （Metal-Insulator -Metal-Insulator-Semiconductor：金屬-絕緣體-金屬-絕緣體-半導體）結構。該結構在傳統的MOSFET （Metal-Oxide-Semiconductor Field Effect Transistor：金屬氧化物半導體場機制晶體管）的基礎上增加一個金屬浮柵和一個超薄的隧穿氧化物層，從而利用金屬浮柵來存儲電荷。基于此，Masuoka等人在1984年首次提出快閃存儲器（Flash Memory）的概念，即通過按塊（sector）擦除按位寫入來實現高速擦除能力，并且消除了EEPROM (Erasable Programmable Read-only memory：可擦可寫入只讀存儲器)中必需的選擇管，從而具有更小的存儲單元尺寸。快閃存儲器出現以后，以其高寫入速度、高集成度和優越的性能迅速得到發展。Intel公司在1988年提出了ETOX結構閃存單元 (ETOX：Electron Tunneling Oxide device，電子隧穿氧化物器件)，成為至今大部分的浮柵型閃存單元結構的發展基礎。

然而，浮柵型快閃存儲器具有如下缺點：工藝較為復雜；由于閃存單元中的浮柵結構的存在增加了柵結構的縱向高度，不利于按比例縮小工藝尺寸和單元面積；同時因為浮柵的導電性，存儲的電荷可以在浮柵中自由移動，因而不利于提高存儲器的可靠性。為解決浮柵型快閃存儲器的工藝復雜、可靠性差等問題，研究人員提出一種利用氮化硅介質存儲電荷的電荷俘獲型存儲器（CTM：Charge-Trapping-Memory），也稱為SONOS型（Silicon-Oxide-Nitride-Oxide-Silicon：硅-氧化物-氮化物-氧化物-硅）快閃存儲器。基于此，B.Eitan等人在2000年提出了一種兩位存儲單元結構NROM (Nitride-Read-Only-Memory：氮化硅只讀存儲器)，該單元結構利用絕緣氮化硅存儲介質不導電的特性在一個存儲晶體管的源極端和漏極端分別實現兩個存儲位，然而該單元結構存在其中兩個存儲位相互干擾，器件尺寸無法縮小等缺點。

然而，現有的浮柵型ETOX快閃存儲器和SONOS型NROM快閃存儲器都存在工藝尺寸無法縮小、單元面積大、寫入功耗大及陣列面積開銷大的問題，無法實現吉比特（Gb）容量以上的高密度集成。

隨著移動智能終端、可穿戴設備、智能傳感器網絡等應用的迅速發展，對快閃存儲器的功耗、存儲容量、成本均提出了更高的要求，因此需要一種具有功耗低、單元面積小、工藝尺寸可縮小、陣列集成密度高、容量大等優點的快閃存儲器技術。

發明內容

在本背景技術部分中公開的以上信息僅用于理解發明構思的背景，并且因此它可能包含不構成現有技術的信息。

為了解決現有技術中存在的以上問題，本公開提出了閃存單元的擦除方法。