[發明專利]氮化物器件及其制備方法

有效

• 申請號: 202110984217.0
• 申請日: 2021-08-25
• 公開（公告）號: CN113690297B
• 公開（公告）日: 2023-07-28
• 發明（設計）人: 蔡文必;劉勝厚;請求不公布姓名;盧益鋒;孫希國;谷鵬
• 申請（專利權）人: 廈門市三安集成電路有限公司
• 主分類號: H01L29/20
• 分類號: H01L29/20;H01L29/78;H01L21/336;H01L27/02
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 王思楠

一種氮化物器件及其制備方法，涉及半導體器件技術領域。該制備方法包括：提供外延結構；通過離子注入在外延結構上形成第一有源區、第二有源區和無源區；通過光刻工藝在第二有源區形成露出外延結構的介質層的第一窗口；通過第一窗口離子注入以在第二有源區內形成N型區；通過光刻工藝在第二有源區形成露出介質層的第二窗口；通過第二窗口在N型區內形成P型區，P型區和N型區串聯形成PN結二極管結構；在第一有源區形成源極、柵極和漏極，在無源區形成源極焊盤、柵極焊盤和漏極焊盤；其中，PN結二極管結構的陽極與源極焊盤接觸連接、陰極與柵極焊盤接觸連接。該制備方法能夠提高器件的柵極和源極之間的反向電壓的耐受等級。

技術領域

本公開涉及半導體器件技術領域，具體而言，涉及一種氮化物器件及其制備方法。

背景技術

靜電放電(Electro-Staticdischarge，ESD)是集成電路芯片與外部物體之間的電荷釋放和轉移現象。當芯片的外部環境或者芯片內部累積一定量的靜電荷時，其通過芯片的管腳流入或流出芯片內部時，瞬間產生的電流(峰值可達數安培)或電壓，就會損壞集成電路，使芯片功能失效。隨著半導體行業的發展，特征尺寸的進一步縮小，元件密度越來越大，電子元器件遭受靜電損傷的可能性也越來越大，為了盡量避免靜電對集成電路的損壞，靜電釋放防護設計在提高產品的可靠性和良率方面就顯得非常重要。

尤其對于氮化物射頻器件而言，因其采用的SiC襯底為高絕緣型襯底，所以在工藝過程中產生的靜電無法快速耗散掉；同時，通過ESD-HBM測試發現，氮化物射頻器件所能承受的柵源反向電壓的等級最低。因此，如何提高氮化物射頻器件的柵源反向電壓的耐受等級，以提高器件的ESD防護能力成為了目前亟待解決的技術難題。

發明內容

本發明的目的在于提供一種氮化物器件及其制備方法，其能夠提高器件的柵極和源極之間的反向電壓的耐受等級，從而提高器件的ESD防護能力。

本公開的實施例是這樣實現的：

本公開的一方面，提供一種氮化物器件的制備方法，該氮化物器件的制備方法包括：提供外延結構，外延結構包括襯底和依次形成于襯底上的緩沖層、溝道層、勢壘層和介質層；通過離子注入在外延結構上形成第一有源區、第二有源區和位于第一有源區和第二有源區之外的無源區，其中，無源區具有源極焊盤區域和柵極焊盤區域，第二有源區位于源極焊盤區域和柵極焊盤區域之間；在介質層上涂覆第一光刻膠層；曝光、顯影第一光刻膠層，以在第二有源區形成露出介質層的第一窗口；通過第一窗口離子注入以在第二有源區內形成N型區；在露出的介質層上涂覆第二光刻膠層，并曝光、顯影第二光刻膠層，以在第二有源區形成露出介質層的第二窗口；通過第二窗口在N型區內形成P型區，其中，P型區的深度大于或等于N型區的深度，且P型區和N型區沿第一方向排布，P型區沿第二方向的長度與N型區沿第二方向的長度相同，P型區與N型區沿第一方向組成PN結二極管結構，第一方向為源極焊盤區域和柵極焊盤區域的連線方向，第二方向分別與第一方向以及襯底和緩沖層的層疊方向垂直；在第一有源區形成源極、柵極和漏極，在無源區形成與源極金屬互連的源極焊盤、與柵極金屬互連的柵極焊盤和與漏極金屬互連的漏極焊盤；其中，PN結二極管結構的陽極與源極焊盤接觸連接，PN結二極管結構的陰極與柵極焊盤接觸連接。該氮化物器件的制備方法能夠提高器件的柵極和源極之間的反向電壓的耐受等級，從而提高器件的ESD防護能力。

可選地，通過第二窗口在N型區內形成P型區，包括：通過第二窗口離子注入以在N型區內形成P型區。

可選地，P型區的摻雜離子為鎂離子。

可選地，通過第二窗口在N型區內形成P型區，包括：通過第二窗口依次刻蝕介質層和N型區，以在N型區內形成第三窗口，第三窗口位于N型區靠近源極焊盤的一側，且第三窗口的深度大于或等于N型區的深度；通過二次GaN外延工藝在第三窗口內形成P型區。

可選地，N型區和P型區均包括至少兩個，其中，N型區和P型區呈交替排布以形成串聯連接的至少兩個PN結二極管結構。