[發(fā)明專利]包括可程序化電阻器的記憶體單元與記憶體系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 202110982620.X
• 申請(qǐng)日: 2021-08-25
• 公開（公告）號(hào): CN113674784A
• 公開（公告）日: 2021-11-19
• 發(fā)明（設(shè)計(jì)）人: 池育德;陳媺妼;陳雲(yún)昇;林文章;張琮永;林崇榮;金雅琴;余昕芫
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): G11C13/00
• 分類號(hào): G11C13/00
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11006
• 代理人: 徐金國(guó)

1.一種記憶體單元，其特征在于，包括：

一第一可程序化電阻器，包括：

一第一柵極結(jié)構(gòu)，電性耦接至一第一控制線；以及

一共享的源極/漏極結(jié)構(gòu)；

一第二可程序化電阻器，包括：

一第二柵極結(jié)構(gòu)，電性耦接至一第二控制線；以及

該共享的源極/漏極結(jié)構(gòu)；以及

一晶體管，包括：

一第一源極/漏極結(jié)構(gòu)，電性耦接至一位元線；

一第三柵極結(jié)構(gòu)，電性耦接至一字元線；以及

一第二源極/漏極結(jié)構(gòu)，該第二源極/漏極結(jié)構(gòu)電性耦接至該第一可程序化電阻器的該共享的源極/漏極結(jié)構(gòu)以及該第二可程序化電阻器的該第二源極/漏極結(jié)構(gòu)。

2.如權(quán)利要求1所述的記憶體單元，其特征在于，進(jìn)一步包含：

一絕緣結(jié)構(gòu)，設(shè)置于該第一柵極結(jié)構(gòu)與該第二源極/漏極結(jié)構(gòu)之間，以電性隔離于該第一柵極結(jié)構(gòu)與該第二源極/漏極結(jié)構(gòu)之間。

3.如權(quán)利要求2所述的記憶體單元，其特征在于，進(jìn)一步包含：

一介電層，設(shè)置于該第一柵極結(jié)構(gòu)與該共享的源極/漏極結(jié)構(gòu)之間，其中該共享的源極/漏極結(jié)構(gòu)接觸該介電層的一第一區(qū)域，其中該絕緣結(jié)構(gòu)接觸該介電層的一第二區(qū)域。

4.如權(quán)利要求3所述的記憶體單元，其特征在于，其中該介電層包括氮化鈦/二氧化鉿/二氧化硅。

5.如權(quán)利要求3所述的記憶體單元，其特征在于，進(jìn)一步包含：

一另一介電層，該另一介電層設(shè)置于該第二柵極結(jié)構(gòu)與該共享的源極/漏極結(jié)構(gòu)之間。

6.如權(quán)利要求5所述的記憶體單元，其特征在于，進(jìn)一步包含：

一另一絕緣結(jié)構(gòu)，其中該共享的源極/漏極結(jié)構(gòu)接觸該另一介電層的一第一區(qū)域，其中該另一絕緣結(jié)構(gòu)接觸該另一介電層的一第二區(qū)域。

7.如權(quán)利要求5所述的記憶體單元，其特征在于，進(jìn)一步包含：

一浮動(dòng)源極/漏極結(jié)構(gòu)，該浮動(dòng)源極/漏極結(jié)構(gòu)為電性浮動(dòng)的，其中該共享的源極/漏極結(jié)構(gòu)接觸該另一介電層的一第一區(qū)域，其中該浮動(dòng)源極/漏極結(jié)構(gòu)接觸該另一介電層的一第二區(qū)域。

8.如權(quán)利要求2所述的記憶體單元，其特征在于，進(jìn)一步包含：

一互連金屬軌，將該第二源極/漏極結(jié)構(gòu)電性耦接至該共享的源極/漏極結(jié)構(gòu)，其中該互連金屬軌設(shè)置于該第一柵極結(jié)構(gòu)及該絕緣結(jié)構(gòu)上方。

9.一種記憶體系統(tǒng)，其特征在于，包括：

一記憶體單元，包括：

一可程序化電阻器，其包括一柵極結(jié)構(gòu)以及一源極/汲極結(jié)構(gòu)；以及

一控制晶體管，其耦接至該可程序化電阻器的一源極/漏極結(jié)構(gòu)；以及

一記憶體控制器，耦接至該記憶體單元，該記憶體控制器用于：

對(duì)該可程序化電阻器的該柵極結(jié)構(gòu)施加一第一電壓，將該可程序化電阻器設(shè)定為具有一第一電阻，同時(shí)啟用該控制晶體管；以及

對(duì)該可程序化電阻器的該柵極結(jié)構(gòu)施加低于第一電壓的一第二電壓，將該可程序化電阻器設(shè)定為具有高于該第一電阻的一第二電阻，同時(shí)啟用該控制晶體管。

10.一種記憶體單元，其特征在于，包括：

一第一可程序化電阻器，包括：

一第一柵極結(jié)構(gòu)，電性耦接至一第一控制線；以及

一第一源極/漏極結(jié)構(gòu)，電性耦接至一輸出節(jié)點(diǎn)；

一第二可程序化電阻器，包括：

一第二柵極結(jié)構(gòu)，電性耦接至一第二控制線；以及

一第二源極/漏極結(jié)構(gòu)，電性耦接至該輸出節(jié)點(diǎn)；以及

一控制晶體管，包括：

一第三源極/漏極結(jié)構(gòu)，電性耦接至一位元線；

一第三柵極結(jié)構(gòu)，電性耦接至一字元線的；以及

一第四源極/漏極結(jié)構(gòu)，電性耦接至該輸出節(jié)點(diǎn)。