[發明專利]用于先進集成電路結構制造的層間電介質層的電介質電容恢復

在審

• 申請號: 202110981223.0
• 申請日: 2021-08-25
• 公開（公告）號: CN114256145A
• 公開（公告）日: 2022-03-29
• 發明（設計）人: A·馬達萬;A·賈殷;J·冼;A·H·賈哈吉爾達
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 浩路;呂傳奇

1.一種集成電路結構，其包括：

在襯底上方的單個電介質層；

在所述單個電介質層的下部部分上方的所述單個電介質層的上部部分中的多個導線；以及

在所述單個電介質層的上部部分中的碳摻雜劑區，碳摻雜劑區在所述多個導線中的相鄰導線之間。

2.根據權利要求1所述的集成電路結構，其中所述單個電介質層包括碳摻雜氧化硅（CDO）材料。

3.根據權利要求2所述的集成電路結構，其中所述CDO材料在所述單個電介質層的下部部分中具有比在所述單個電介質層的上部部分中更大的碳濃度。

4.根據權利要求3所述的集成電路結構，其中與碳摻雜劑區組合的所述單個電介質層的上部部分中的CDO材料的總碳濃度與所述單個電介質層的下部部分中的碳濃度大致相同。

5.根據權利要求1所述的集成電路結構，其中碳摻雜劑區在所述單個電介質層中具有的深度與所述多個導線的深度近似相同。

6.根據權利要求1所述的集成電路結構，其中碳摻雜劑區在所述單個電介質層中具有的深度小于所述多個導線的深度。

7.根據權利要求1所述的集成電路結構，其中碳摻雜劑區在所述單個電介質層中具有的深度大于所述多個導線的深度。

8.根據權利要求1所述的集成電路結構，其中碳摻雜劑區在所述單個電介質層中具有的深度在10-20納米的范圍內。

9.根據權利要求1所述的集成電路結構，其中所述多個導線是多個基于鈷的線。

10.根據權利要求9所述的集成電路結構，進一步包括：

在所述多個導線中的一個上的基于銅的通孔。

11.一種用于制造集成電路結構的方法，所述方法包括：

在襯底上方的層間電介質（ILD）層中形成第一導電互連線和第二導電互連線；

將碳注入到ILD層中；以及

對ILD層進行退火。

12.根據權利要求11所述的方法，其中將碳注入到ILD層中包括：使用直接射束技術進行注入。

13.根據權利要求11所述的方法，其中將碳注入到ILD層中并且對ILD層進行退火減小了第一與第二導電互連線之間的線間電容。

14.根據權利要求11所述的方法，其中將碳注入到ILD層中并且對ILD層進行退火減小了ILD層的水分含量。

15.根據權利要求11所述的方法，其中將碳注入到ILD層中形成了碳摻雜劑區，碳摻雜劑區在ILD層中具有的深度與第一和第二導電互連線的深度近似相同。

16.一種計算設備，其包括：

板；以及

耦合到所述板的組件，所述組件包括集成電路結構，所述集成電路結構包括：

在襯底上方的單個電介質層；

在所述單個電介質層的下部部分上方的所述單個電介質層的上部部分中的多個導線；以及

在所述單個電介質層的上部部分中的碳摻雜劑區，碳摻雜劑區在所述多個導線中的相鄰導線之間。

17.根據權利要求16所述的計算設備，進一步包括：

耦合到所述板的存儲器。

18.根據權利要求16所述的計算設備，進一步包括：

耦合到所述板的通信芯片。

19.根據權利要求16所述的計算設備，進一步包括：

耦合到所述板的相機。

20.根據權利要求16所述的計算設備，其中所述組件是封裝集成電路管芯。