[發(fā)明專利]一種基于FPGA的LED屏支付碼顯示裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202110971217.7
• 申請(qǐng)日: 2021-08-24
• 公開（公告）號(hào): CN113658546A
• 公開（公告）日: 2021-11-16
• 發(fā)明（設(shè)計(jì)）人: 聶文君;謝福文;廖凱
• 申請(qǐng)（專利權(quán)）人: 深圳前海華夏智信數(shù)據(jù)科技有限公司
• 主分類號(hào): G09G3/32
• 分類號(hào): G09G3/32
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于FPGA的LED屏支付碼顯示裝置，其特征在于，該裝置包括：MCU模塊、FPGA模塊、LED點(diǎn)陣屏模塊；

其中，所述MCU模塊用于配置所述LED點(diǎn)陣屏模塊的LED接口、掃描模式、屏亮度、刷新頻率參數(shù)，通過SPI接口以自定義協(xié)議方式傳輸給FPGA模塊，將待顯示圖形按照顯示需求整理好幀畫面數(shù)據(jù)傳輸給所述FPGA模塊；所述FPGA模塊接收完每幀圖形后，根據(jù)配置的所述LED點(diǎn)陣屏模塊的LED接口、掃描模式、屏亮度、刷新頻率參數(shù)，對(duì)每幀圖形按照要求進(jìn)行快速周期輸出點(diǎn)屏信號(hào)，驅(qū)動(dòng)所述LED點(diǎn)陣屏模塊顯示待顯示圖形；

所述LED點(diǎn)陣屏模塊的LED接口包括：HUB75接口、HUB08接口。

2.如權(quán)利要求1所述的裝置，其特征在于，所述MCU模塊包括： MCU控制模塊、行組幀模塊、發(fā)送模塊；

其中，所述MCU控制模塊用于配置所述LED點(diǎn)陣屏模塊的LED接口、掃描模式、屏亮度、刷新頻率參數(shù)，通過SPI接口以自定義協(xié)議方式，傳輸給FPGA模塊；

所述行組幀模塊用于把待顯示圖形的每一行數(shù)據(jù)整理好，輸出給所述發(fā)送模塊；

所述發(fā)送模塊用于所述行組幀模塊輸出的整理好的數(shù)據(jù)，按幀引腳控制信號(hào)，向所述FPGA模塊發(fā)送幀畫面數(shù)據(jù)。

3.如權(quán)利要求2所述的裝置，其特征在于，所述待顯示圖形包括：二維碼、文字。

4.如權(quán)利要求1所述的裝置，其特征在于，F(xiàn)PGA模塊包括：通訊處理邏輯模塊、緩存邏輯模塊、掃屏處理邏輯模塊；

其中，所述通訊處理邏輯模塊用于SPI接口以自定義協(xié)議方式，獲取所述MCU模塊輸出的所述LED點(diǎn)陣屏模塊的LED接口、掃描模式、屏亮度、刷新頻率參數(shù)，進(jìn)行配置；

所述緩存邏輯模塊用于使用乒乓buffer（緩沖區(qū)）機(jī)制，負(fù)責(zé)幀畫面數(shù)據(jù)無分裂更新；

所述掃屏處理邏輯模塊用于負(fù)責(zé)把緩存區(qū)的每個(gè)幀畫面數(shù)據(jù)按照配置要求和接口時(shí)序，周期性快速輸出給所述LED點(diǎn)陣屏模塊，輸出時(shí)序按照接口配置命令指示的單屏HUB75接口32/16掃，HUB08接口掃進(jìn)行切換；支持LED屏亮度PWM占空比可配置；支持掃屏幀率可配置。

5.如權(quán)利要求4所述的裝置，其特征在于，所述緩存邏輯模塊包括2個(gè)RAM資源塊。

6.如權(quán)利要求5所述的裝置，其特征在于，所述緩存邏輯模塊包括2個(gè)緩沖存儲(chǔ)區(qū)SRAM_0和SRAM_1；當(dāng)緩沖存儲(chǔ)區(qū)SRAM_0緩存完1個(gè)幀畫面數(shù)據(jù)后，輸出給所述掃屏處理邏輯模塊，從而驅(qū)動(dòng)所述LED點(diǎn)陣屏模塊顯示，同時(shí)輸入緩存切到緩沖存儲(chǔ)區(qū)SRAM_1作為下一幀的數(shù)據(jù)緩存，當(dāng)SRAM_1緩存完1個(gè)幀畫面數(shù)據(jù)后，替換緩沖存儲(chǔ)區(qū)SRAM_0的數(shù)據(jù)給所述掃屏處理邏輯模塊，從而驅(qū)動(dòng)所述LED點(diǎn)陣屏模塊顯示，最終實(shí)現(xiàn)Ping、Pang操作。