[發(fā)明專(zhuān)利]一種基于LUT行為分析的硬件木馬檢測(cè)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202110969151.8
• 申請(qǐng)日: 2021-08-23
• 公開(kāi)（公告）號(hào): CN113761532A
• 公開(kāi)（公告）日: 2021-12-07
• 發(fā)明（設(shè)計(jì)）人: 胡偉;武玲娟;邰瑜
• 申請(qǐng)（專(zhuān)利權(quán)）人: 西北工業(yè)大學(xué)
• 主分類(lèi)號(hào): G06F21/56
• 分類(lèi)號(hào): G06F21/56;G06F21/55;G06F21/76
• 代理公司: 西北工業(yè)大學(xué)專(zhuān)利中心 61204
• 代理人: 金鳳

本發(fā)明公開(kāi)了一種基于LUT行為分析的硬件木馬檢測(cè)方法，首先以寄存器傳輸級(jí)代碼或門(mén)級(jí)網(wǎng)表的形式輸入被檢測(cè)集成電路設(shè)計(jì)代碼，然后基于綜合工具把集成電路設(shè)計(jì)綜合成基于FPGA實(shí)現(xiàn)的網(wǎng)表；接下來(lái)在不同仿真時(shí)間下，對(duì)生成的FPGA網(wǎng)表進(jìn)行隨機(jī)輸入功能仿真，并保存不同仿真時(shí)間下的信號(hào)行為列表；接著分析信號(hào)行為列表得到不同仿真時(shí)間下的低翻轉(zhuǎn)率信號(hào)列表；最后基于信號(hào)行為列表及FPGA網(wǎng)表，進(jìn)行LUT地址線(xiàn)覆蓋率分析，得到低覆蓋率LUT列表；當(dāng)?shù)头D(zhuǎn)率信號(hào)列表和低覆蓋率LUT列表收斂至固定集合后，確定被檢測(cè)集成電路設(shè)計(jì)中的硬件木馬觸發(fā)信號(hào)和觸發(fā)邏輯。本發(fā)明方法可在集成電路設(shè)計(jì)早期解決潛在的安全隱患，在檢測(cè)無(wú)關(guān)項(xiàng)木馬方面具有獨(dú)特優(yōu)勢(shì)。

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種硬件木馬檢測(cè)方法。

背景技術(shù)

隨著集成電路設(shè)計(jì)規(guī)模的增大，片上系統(tǒng)(SoC,System-on-Chip)設(shè)計(jì)中通常會(huì)大量使用由不可信第三方提供的知識(shí)產(chǎn)權(quán)(IP，Intellectual Property)核，以提高產(chǎn)品研發(fā)速度，降低設(shè)計(jì)成本。這些IP核中可能隱含設(shè)計(jì)規(guī)范之外未公開(kāi)的惡意設(shè)計(jì)修改和后門(mén)。集成電路設(shè)計(jì)中由不可信第三方引入的惡意設(shè)計(jì)修改，稱(chēng)為硬件木馬。硬件木馬通常只有在特定的條件下才會(huì)激活，基于集成電路功能測(cè)試方法難以實(shí)現(xiàn)硬件木馬檢測(cè)。攻擊者可通過(guò)特定輸入向量、側(cè)信道攻擊、故障注入攻擊等方式激活木馬，木馬一旦被激活可造成敏感信息泄露、性能下降甚至系統(tǒng)失效，對(duì)集成電路硬件安全造成極大的威脅。尤其是對(duì)于軍事、醫(yī)療、工業(yè)基礎(chǔ)設(shè)施等領(lǐng)域，一旦使用了包含硬件木馬的芯片設(shè)計(jì)，木馬被激活后將會(huì)造成嚴(yán)重的經(jīng)濟(jì)損失甚至人員傷亡。

針對(duì)硬件木馬帶來(lái)的集成電路硬件安全問(wèn)題，研究者提出基于翻轉(zhuǎn)概率分析的硬件木馬檢測(cè)方法，利用硬件木馬在很小的概率下才會(huì)被激活這個(gè)特性，可實(shí)現(xiàn)使用計(jì)數(shù)器或特定輸入向量作為木馬激活條件的硬件木馬檢測(cè)。為了提高硬件木馬的隱蔽性，防止硬件木馬在設(shè)計(jì)階段被檢測(cè)到，研究者提出基于無(wú)關(guān)項(xiàng)的硬件木馬設(shè)計(jì)方法，利用集成電路設(shè)計(jì)空間中的外部或內(nèi)部無(wú)關(guān)項(xiàng)進(jìn)行木馬設(shè)計(jì)。基于外部無(wú)關(guān)項(xiàng)插入木馬的電路設(shè)計(jì)形成原始設(shè)計(jì)空間的超集，包含外部無(wú)關(guān)項(xiàng)的集成電路完全符合設(shè)計(jì)規(guī)范，因此，基于設(shè)計(jì)規(guī)范驗(yàn)證的檢測(cè)方法難以實(shí)現(xiàn)硬件木馬檢測(cè)。而基于集成電路內(nèi)部無(wú)關(guān)項(xiàng)的硬件木馬設(shè)計(jì)方法，木馬隱藏于電路正常工作條件下無(wú)法滿(mǎn)足的可滿(mǎn)足性無(wú)關(guān)項(xiàng)之中，插入木馬之后的電路設(shè)計(jì)與原始設(shè)計(jì)完全功能等價(jià)，并且所有信號(hào)的翻轉(zhuǎn)行為和翻轉(zhuǎn)概率都完全正常。現(xiàn)有檢測(cè)方法難以實(shí)現(xiàn)利用集成電路設(shè)計(jì)空間外部或內(nèi)部無(wú)關(guān)項(xiàng)的硬件木馬檢測(cè)。

發(fā)明內(nèi)容

為了克服現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種基于查找表(Look-Up-Table,LUT)行為分析的硬件木馬檢測(cè)方法，首先以寄存器傳輸級(jí)代碼或門(mén)級(jí)網(wǎng)表的形式輸入被檢測(cè)集成電路設(shè)計(jì)代碼，然后基于綜合工具把集成電路設(shè)計(jì)綜合成基于現(xiàn)場(chǎng)可編程邏輯陣列(Field Programmable Gate Array,FPGA)實(shí)現(xiàn)的網(wǎng)表；接下來(lái)在不同仿真時(shí)間下，對(duì)生成的FPGA網(wǎng)表進(jìn)行隨機(jī)輸入功能仿真，并保存不同仿真時(shí)間下的信號(hào)行為列表；接著分析信號(hào)行為列表得到不同仿真時(shí)間下的低翻轉(zhuǎn)率信號(hào)列表；最后基于信號(hào)行為列表及FPGA網(wǎng)表，進(jìn)行LUT地址線(xiàn)覆蓋率分析，得到低覆蓋率LUT列表；當(dāng)?shù)头D(zhuǎn)率信號(hào)列表和低覆蓋率LUT列表收斂至固定集合后，確定被檢測(cè)集成電路設(shè)計(jì)中的硬件木馬觸發(fā)信號(hào)和觸發(fā)邏輯。本發(fā)明方法可在集成電路設(shè)計(jì)早期解決潛在的安全隱患，在檢測(cè)無(wú)關(guān)項(xiàng)木馬方面具有獨(dú)特優(yōu)勢(shì)。

本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案包括如下步驟：

步驟1：輸入被檢測(cè)集成電路設(shè)計(jì)代碼；

步驟2：把被檢測(cè)集成電路設(shè)計(jì)代碼綜合成FPGA網(wǎng)表；

步驟3：基于生成的FPGA網(wǎng)表進(jìn)行隨機(jī)輸入功能仿真，逐步增加仿真時(shí)間，保存不同仿真時(shí)間下的信號(hào)行為列表；

步驟4：分析信號(hào)行為列表，得到不同仿真時(shí)間下的低翻轉(zhuǎn)率信號(hào)列表，即在仿真時(shí)間內(nèi)邏輯狀態(tài)沒(méi)有改變的信號(hào)；