[發明專利]一種接受任意電容負載的推挽快速響應LDO

有效

• 申請號: 202110963135.8
• 申請日: 2021-08-20
• 公開（公告）號: CN113672027B
• 公開（公告）日: 2022-04-01
• 發明（設計）人: 陳松
• 申請（專利權）人: 蘇州云途半導體有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 北京天盾知識產權代理有限公司 11421
• 代理人: 宋凌林

1.一種接受任意電容負載的推挽快速響應LDO，其特征在于，所述LDO包括依次連接的跨導電路、推挽電流放大級電路、增益級電路和驅動級電路，以及連接于所述推挽電流放大級電路的輸入端和所述驅動級電路的輸出端之間的第一反饋電容；所述LDO包括三級放大器，所述跨導電路和所述推挽電流放大級電路構成所述LDO的第一級放大器結構；所述增益級電路構成所述LDO的第二級放大器結構；所述驅動級電路構成所述LDO的第三級放大器結構；所述推挽電流放大級電路包括并聯的推電流放大級電路和挽電流放大級電路，所述跨導電路的輸出分別連接至所述推電流放大級電路和所述挽電流放大級電路的輸入，所述推電流放大級電路和所述挽電流放大級電路的輸出共同輸入至所述增益級電路。

2.如權利要求1所述的LDO，其特征在于，所述LDO還包括第二反饋電容，所述第二反饋電容連接于所述增益級電路和所述驅動級電路的輸出端之間。

3.如權利要求2所述的LDO，其特征在于，所述LDO還包括第三反饋電容，所述第三反饋電容連接于所述增益級電路的輸出端與所述驅動級電路的輸出端之間。

4.如權利要求3所述的LDO，其特征在于，所述第三反饋電容還串聯有電阻Rz，所述電阻Rz提供一個零點。

5.如權利要求1-4任一項所述的LDO，其特征在于，所述LDO為無片外電容LDO，或者所述LDO外接片外電容。

6.一種接受任意電容負載的推挽快速響應LDO，其特征在于，所述LDO包括PMOS晶體管MP1、MP2、MP3以及NMOS晶體管MN4、MN5、MN6、MN7；所述PMOS晶體管MP1的柵極接基準電壓V_ref，PMOS晶體管MP2的柵極接反饋電壓V_fb，所述PMOS晶體管MP1的源極和所述PMOS晶體管MP2的源極連接PMOS晶體管MP3的漏極，所述PMOS晶體管MP3的源極連接功率管MP17；所述PMOS晶體管MP1的漏極和所述PMOS晶體管MP2的漏極分別對應連接NMOS晶體管MN4的漏極和NMOS晶體管MN5的漏極，所述NMOS晶體管MN4的源極和所述NMOS晶體管MN5的源極分別對應連接NMOS晶體管MN6的漏極和NMOS晶體管MN7的漏極，所述NMOS晶體管MN6的源極和NMOS晶體管MN7的源極接地；所述PMOS晶體管MP1的漏極和所述NMOS晶體管MN4的漏極之間具有節點N1；所述PMOS晶體管MP2的漏極和所述NMOS晶體管MN5的漏極之間具有節點N2；節點N1和節點N2相連且兩者之間連接有電阻R1，且節點N1和電阻R1之間具有節點N3，所述節點N3通過第一反饋電容Cc1連接至輸出電壓V_OUT；所述NMOS晶體管MN6的柵極和所述NMOS晶體管MN7的柵極相連，且兩者柵極連接線之間的一節點連接至所述節點N3；所述LDO電路還包括依次連接的PMOS晶體管MP9、PMOS晶體管MP10、NMOS晶體管MN11、NMOS晶體管MN12；以及依次連接的PMOS晶體管MP13、PMOS晶體管MP14、NMOS晶體管MN15、NMOS晶體管MN16；所述NMOS晶體管MN12的柵極連接至所述節點N1；所述NMOS晶體管MN16的柵極連接至所述節點N2。

7.如權利要求6所述的LDO，其特征在于，所述LDO電路還包括第二反饋電容和第三反饋電容，所述第二反饋電容包括第一子反饋電容Cc2p和第二子反饋電容Cc2n，所述第一子反饋電容Cc2p的一端連接至所述PMOS晶體管MP13的漏極和PMOS晶體管MP14的源極之間，所述第一子反饋電容Cc2p的另一端連接至輸出電壓V_OUT；所述第二子反饋電容Cc2n的一端連接至所述NMOS晶體管MN15的源極和NMOS晶體管MN16的漏極之間，所述第二子反饋電容Cc2n的另一端連接至輸出電壓V_OUT；第三反饋電容Cc3的一端與電阻Rz串聯，所述電阻Rz未連接所述第三反饋電容Cc3的一端連接至PMOS晶體管MP14的漏極和NMOS晶體管MN15的漏極之間的節點O2，所述第三反饋電容Cc3的另一端連接至輸出電壓V_OUT。

8.如權利要求6所述的LDO，其特征在于，所述LDO還包括Iboost支路，所述Iboost支路至少包括依次連接的多個PMOS晶體管和多個NMOS晶體管。