[發明專利]以太網PHY芯片的浪涌保護電路

在審

• 申請號: 202110962210.9
• 申請日: 2021-08-20
• 公開（公告）號: CN113612194A
• 公開（公告）日: 2021-11-05
• 發明（設計）人: 車文毅
• 申請（專利權）人: 蘇州裕太微電子有限公司
• 主分類號: H02H3/20
• 分類號: H02H3/20;H02H7/20
• 代理公司: 上海申新律師事務所 31272
• 代理人: 黨蕾

本發明涉及一種以太網PHY芯片的浪涌保護電路，包括一電壓檢測與阻抗變換電路，連接于以太網PHY芯片的連接口與輸出驅動電路之間，包括：第一電阻支路，兩端并聯一第一開關支路，可控制地導通或斷開以變換第一連接口與第一端口之間的阻抗；第二電阻支路，兩端并聯一第二開關支路，可控制地導通或斷開以變換第二連接口與第二端口之間的阻抗；第一電壓檢測比較電路檢測第一開關支路兩端的電壓并產生第一比較信號；第二電壓檢測比較電路檢測第二開關支路兩端的電壓并產生第二比較信號；邏輯門電路連接第一比較信號和第二比較信號以及輸出端輸出開關控制信號。在發生浪涌時通過提高連接口和輸出驅動電路之間的阻抗起到浪涌保護的作用。

技術領域

本發明涉及以太網芯片技術領域，尤其涉及一種以太網PHY芯片的浪涌保護電路。

背景技術

浪涌是一種因為戶外的雷擊，或者高壓電網的上電過程帶來的大電流注入，以太網PHY芯片需要設置浪涌保護電路，以有效地應對浪涌沖擊。

現有技術中如圖1所示，通過在以太網PHY芯片的接口端MDIP和MDIN之間連接TVS(Transient Voltage Suppressor，瞬態電壓抑制器)二極管以在接口端受到高能量沖擊時，提供泄放通路，有效保護內部器件免受浪涌沖擊，然而現有技術的浪涌保護電路保護不夠徹底，一部分能量通過TVS二極管通路泄放后，以太網PHY芯片的內部電路還是不可避免的受到大電流注入的影響。

發明內容

針對上述問題，本發明提出一種以太網PHY芯片的浪涌保護電路。

以太網PHY芯片的浪涌保護電路，包括一電壓檢測與阻抗變換電路，連接于所述以太網PHY芯片的連接口與所述以太網PHY芯片內部的輸出驅動電路之間，所述電壓檢測與阻抗變換電路包括：

第一電阻支路，連接于所述以太網PHY芯片的第一連接口與所述輸出驅動電路的第一端口之間，所述第一電阻支路的兩端并聯一第一開關支路，于一開關控制信號的作用下可控制地導通或斷開以變換所述第一連接口與所述第一端口之間的阻抗；

第二電阻支路，連接于所述第二連接口與所述輸出驅動電路的第二端口之間，所述第二電阻支路的兩端并聯一第二開關支路，于所述開關控制信號的作用下可控制地導通或斷開以變換所述第二連接口與所述第二端口之間的阻抗；

第一電壓檢測比較電路，檢測所述第一開關支路兩端的電壓并進行比較產生第一比較信號；

第二電壓檢測比較電路，檢測所述第二開關支路兩端的電壓并進行比較產生第二比較信號；

邏輯門電路，所述邏輯門電路的輸入端連接所述第一比較信號和第二比較信號，所述邏輯門電路的輸出端輸出所述開關控制信號。

本發明所述的浪涌保護電路，所述第一電壓檢測比較電路包括，

第一電壓檢測器，包括第一PMOS管和連接于所述第一PMOS管的源極和接地端的第一電流源，所述第一PMOS管的柵極連接所述第一連接口，所述第一PMOS管與所述第一電流源相連接的點輸出第一檢測電壓；

第二電壓檢測器，包括第二PMOS管和連接于所述第二PMOS管的源極和接地端的第二電流源，所述第二PMOS管的柵極連接所述第一端口，所述第二PMOS管與所述第二電流源相連接的點輸出第二檢測電壓；

第一比較器，所述第一比較器的輸入端連接所述第一檢測電壓和所述第二檢測電壓，所述第一比較器的輸出端輸出所述第一比較信號。

本發明所述的浪涌保護電路，所述第二電壓檢測比較電路包括，

第三電壓檢測器，包括第一NMOS管和連接于所述第一NMOS管的源極和接地端的第三電流源，所述第一NMOS管的柵極連接所述第二連接口，所述第一NMOS管與所述第三電流源相連接的點輸出第三檢測電壓；