[發明專利]基于R-SpiNNaker系統構建脈沖神經網絡

在審

• 申請號: 202110956273.3
• 申請日: 2021-08-19
• 公開（公告）號: CN113705783A
• 公開（公告）日: 2021-11-26
• 發明（設計）人: 孫滕諶;孟凡;張大華;石萬文
• 申請（專利權）人: 北京他山科技有限公司
• 主分類號: G06N3/04
• 分類號: G06N3/04;G06N3/06;G06N3/08
• 代理公司: 北京金之橋知識產權代理有限公司 11137
• 代理人: 林建軍

1.包括多個芯片的系統，所述多個芯片的每個包括神經單元與一個或多個網絡端口或點對點端口；

神經單元包括一個或多個神經元；

所述多個芯片通過各自的網絡端口或點對點端口連接；

所述多個芯片的一個或多個芯片各自的神經單元包括第一神經單元與第二神經單元；

第一神經單元的多個神經元共同構成一個或多個第一神經網絡；

第二神經單元的多個神經元共同構成一個或多個第二神經網絡。

2.根據權利要求1所述的系統，其中

所述多個芯片的每個還包括數字路由器；

數字路由器將其所在芯片的第一神經單元的神經元發出的第一類數據包轉發到第一神經單元的一個或多個神經元和/或其所在芯片的第二神經單元的一個或多個神經元；

所述數字路由器將其所在芯片的第二神經單元的神經元發出的第一類數據包轉發到所述第二神經單元的一個或多個神經元和/或其所在芯片的外部，而不轉發到其所在芯片的第一神經單元的任何一個神經元；以及其中

第一類數據包指示了對神經單元的一個或多個神經元的觸發脈沖。

3.根據權利要求1或2所述的系統，其中

所述多個芯片的多個第一芯片的第二神經單元各自的一個或多個神經元共同構成第三神經網絡；將第三神經網絡的神經元發出的第一類數據包轉發到由第二神經單元的一個或多個神經元構成的神經網絡，而不轉發到由第一神經單元的一個或多個神經元構成的神經網絡。

4.根據權利要求3所述的系統，其中

所述多個芯片的第二多個芯片的第二神經單元各自的一個或多個神經元共同組成第四神經網絡；其中

所述第二多個芯片的零個、一個或多個芯片屬于所述第一多個芯片；將第四神經網絡的神經元發出的第一類數據包轉發到由第二神經單元的一個或多個神經元構成的神經網絡，而不轉發到由第一神經單元的一個或多個神經元構成的神經網絡。

5.根據權利要求1-4之一所述的系統，包括被構建的多個神經網絡；

所述多個神經網絡屬于多個層級；

所述第一神經網絡屬于第一層級；

所述第二神經網絡、所述第三神經網絡與所述第一神經網絡的一個或多個屬于高于所述第一層級的層級；

屬于指定層級的神經網絡的一個或多個神經元輸出的第一類數據包被轉發到屬于同所述指定層級相比相對更高層級的神經網絡，而不被轉發到屬于同所述指定層級相比相同層級或相對更低層級的神經網絡。

6.根據權利要求5所述的系統，其中所述多個神經網絡的每個能被獨立訓練。

7.根據權利要求1-6之一所述的系統，其中

數字路由器的路由表定義了其所在芯片的第一神經單元的神經元所構造的第一神經網絡的拓撲，也定義了其所在芯片的第二神經單元的神經元所構造的第二神經網絡的拓撲；其中

所述數字路由器響應于接收第一類數據包，根據第一類數據包中攜帶的地址查詢路由表得到要向其轉發所接收的第一類數據包的一個或多個神經元、網絡端口或點對點端口。

8.根據權利要求7所述的系統，其中

所述數字路由器響應于接收第一神經元發出的第一類數據包，根據第一類數據包中攜帶的地址查詢路由表得到在神經網絡中同所述第一神經元連接并接收所述第一神經元的輸出的一個或多個第二神經元，或者查詢路由表得到能達到所述一個或多個第二神經元的神經單元、網絡端口或點對點端口，以及所述數字路由器向所述一個或多個第二神經元或者能達到所述一個或多個第二神經元的神經單元、網絡端口或點對點端口轉發所接收的第一類數據包。

9.根據權利要求3-8之一所述的系統，其中

所述多個芯片的多個第一芯片各自的數字路由器的路由表共同定義了所述第三神經網絡的拓撲。