[發(fā)明專利]一種基于有限狀態(tài)機的數(shù)字鑒相器

在審

• 申請?zhí)枺?/td>: 202110949497.1
• 申請日: 2021-08-18
• 公開（公告）號: CN113630117A
• 公開（公告）日: 2021-11-09
• 發(fā)明（設(shè)計）人: 王巍;張濤洪;趙汝法;張珊;稅紹林
• 申請（專利權(quán)）人: 重慶郵電大學(xué)
• 主分類號: H03L7/085
• 分類號: H03L7/085
• 代理公司: 重慶市恒信知識產(chǎn)權(quán)代理有限公司 50102
• 代理人: 劉小紅

本發(fā)明請求保護一種基于有限狀態(tài)機的數(shù)字鑒相器，包括第一同步電路、第二同步電路、狀態(tài)機、加減計數(shù)器和保存電路，所述第一同步電路、所述第二同步電路和所述保存電路連接到所述狀態(tài)機的輸入端，所述加減計數(shù)器和所述保存電路連接所述狀態(tài)機的輸出端，所述加減計數(shù)器連接所述保存電路。本發(fā)明先通過第一同步電路和第二同步電路實現(xiàn)對所述第一同步電路輸入的輸入信號和所述第二同步電路輸入的反饋信號進行信號的同步處理，避免亞穩(wěn)態(tài)情況對鑒相器輸出結(jié)果的影響；然后，在狀態(tài)機的控制下，根據(jù)不同的輸入情況進行相應(yīng)的加或減計數(shù)處理；最后，通過保存電路完成數(shù)據(jù)的保存以及輸出。通過以上操作，可以有效的縮短鑒相器的輸出時間，減小功耗。

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路領(lǐng)域，具體的是一種基于狀態(tài)機控制計數(shù)器的數(shù)字鑒相器電路。

背景技術(shù)

鎖相環(huán)是一種自動校準信號相位的控制系統(tǒng)，它比較外部參考時鐘信號與反饋時鐘信號的頻率相位，產(chǎn)生與參考信號頻率相位一致的時鐘信號。隨著新材料、新技術(shù)的不斷涌現(xiàn)，半導(dǎo)體工藝技術(shù)水平高速進步。鎖相環(huán)由最開始獨立的分立器件組成，后面發(fā)展為由模擬電路組成的集成鎖相環(huán)。進入納米時代后，特征尺寸的減小導(dǎo)致模擬電路的性能越來越難提高，還誘發(fā)了許多泄露電流問題。所以，全數(shù)字鎖相環(huán)這一概念被提出。全數(shù)字鎖相環(huán)電路李只包含純粹的數(shù)字電路，并且這些電路的所有狀態(tài)均可以表示為數(shù)字信號的邏輯組合。

數(shù)字鑒相器是全數(shù)字鎖相環(huán)中的重要組成部分，主要是用于檢測參考時鐘信號和反饋時鐘信號之間的相位差。在全數(shù)字鎖相環(huán)中，鎖定時間是衡量鎖相環(huán)質(zhì)量的一個重要指標。而數(shù)字鑒相器的鑒定時間對鎖定時間起著非常大的影響。

故由于現(xiàn)在的鑒相器的鑒定時間還不夠快速，所以需要一種可以幫助鎖相環(huán)縮短鎖定時間的新型數(shù)字鑒相器。

發(fā)明內(nèi)容

本發(fā)明旨在解決以上現(xiàn)有技術(shù)的問題。提出了一種可以縮短鎖相環(huán)鎖定時間的基于有限狀態(tài)機的數(shù)字鑒相器。本發(fā)明的技術(shù)方案如下：

一種基于有限狀態(tài)機的數(shù)字鑒相器，其包括：第一同步電路、第二同步電路、狀態(tài)機、保存電路和加減計數(shù)器電路，其中，

所述第一同步電路的輸入端連接輸入信號，第一同步電路的輸出端連接所述狀態(tài)機的第一輸入端，用于將所述第一同步電路的輸入端輸入的輸入信號進行同步處理，避免出現(xiàn)亞穩(wěn)態(tài)的情況，輸出所述輸入信號的同步信號；

所述第二同步電路的輸入端連接反饋信號，所述第二同步電路的輸出端連接所述狀態(tài)機的第二輸入端，用于將所述第二同步電路的輸入端輸入的反饋信號進行同步處理，避免出現(xiàn)亞穩(wěn)態(tài)的情況，輸出所述反饋信號的同步信號；其中，所述的反饋信號為與所述輸入信號相鑒定相位誤差的信號；

所述狀態(tài)機的第一輸出端連接所述加減計數(shù)器的第一輸入端，用于控制等待狀態(tài)、加狀態(tài)、減狀態(tài)和保存狀態(tài)的轉(zhuǎn)移；

所述狀態(tài)機的第二輸出端連接所述保存電路的第一輸入端及連接所述加減計數(shù)器的第二輸入端，用于控制所述加減計數(shù)器的清零操作和所述保存電路對數(shù)值的保存；

所述加減計數(shù)器電路的輸出端連接所述保存電路的第二輸入端，用于傳輸保存所述加減計數(shù)器中的數(shù)值；

所述保存電路的第一輸出端連接所述狀態(tài)機的第三輸入端，用于設(shè)置所述狀態(tài)機在特定情況中處于等待狀態(tài)。

進一步的，所述第一同步電路和第二同步電路均由兩個D觸發(fā)器串聯(lián)組成，由FPGA的時鐘提供時鐘信號。

進一步的，所述狀態(tài)機是由四個狀態(tài)組成，分別為等待狀態(tài)、加狀態(tài)、減狀態(tài)和保存狀態(tài)，所述狀態(tài)機的初始狀態(tài)為等待狀態(tài)，當(dāng)所述狀態(tài)機有所述輸入信號和所述反饋信號輸入時，面對不同的情況進行狀態(tài)的轉(zhuǎn)移。