[發明專利]半導體器件的制造方法

在審

• 申請號: 202110939157.0
• 申請日: 2021-08-16
• 公開（公告）號: CN113675077A
• 公開（公告）日: 2021-11-19
• 發明（設計）人: 耿武千;曹開瑋;王同信;薛廣杰
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L49/02
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 田婷

1.一種半導體器件的制造方法，其特征在于，包括：

提供一襯底，包括第一圖形區和第二圖形區，所述襯底上覆蓋有膜層結構，且所述第二圖形區上的膜層結構中形成有凹陷，所述凹陷的深度超出預設規格；

形成阻擋層覆蓋所述凹陷，所述阻擋層的頂表面低于所述凹陷以外的膜層結構的頂表面；以及，

采用化學機械研磨工藝研磨所述凹陷以外的膜層結構和所述凹陷表面的阻擋層，且對所述膜層結構的研磨速率大于對所述阻擋層的研磨速率，以使得研磨后的所述第一圖形區和所述第二圖形區上的膜層結構表面的高度差在預設規格內。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，形成所述阻擋層覆蓋所述凹陷的步驟包括：

形成阻擋層覆蓋于所述第一圖形區和所述第二圖形區上的膜層結構上；

采用化學機械研磨工藝研磨去除所述凹陷以外的膜層結構上的阻擋層，且保留所述凹陷處的膜層結構上的阻擋層。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，所述第一圖形區和所述第二圖形區上的膜層結構中均形成有器件結構，且所述第一圖形區上的器件結構的排布密度大于所述第二圖形區上的器件結構的排布密度；所述凹陷位于所述第二圖形區上的相鄰兩個器件結構之間，且所述凹陷的底壁高于所述器件結構的頂表面。

4.如權利要求3所述的半導體器件的制造方法，其特征在于，所述器件結構包括淺溝槽隔離結構，所述淺溝槽隔離結構從所述膜層結構中延伸至所述襯底中；所述膜層結構包括用于制作浮柵或控制柵的柵極材料層。

5.如權利要求3所述的半導體器件的制造方法，其特征在于，在形成所述阻擋層覆蓋所述凹陷之后且在采用化學機械研磨工藝研磨所述凹陷以外的膜層結構和所述凹陷表面的阻擋層之前，所述半導體器件的制造方法還包括：

刻蝕去除所述凹陷以外的部分厚度的膜層結構，且刻蝕后的所述凹陷以外的膜層結構的頂表面不低于所述凹陷底壁上的阻擋層的頂表面。

6.如權利要求3所述的半導體器件的制造方法，其特征在于，采用化學機械研磨工藝研磨所述凹陷以外的膜層結構和所述凹陷表面的阻擋層的步驟包括：

采用化學機械研磨工藝研磨去除所述凹陷表面的阻擋層和所述凹陷以外的高于所述器件結構頂面的至少部分厚度的膜層結構，以使得研磨后的所述凹陷以外的膜層結構的頂表面低于所述凹陷處的膜層結構的頂表面；

采用化學機械研磨工藝研磨所述凹陷處和所述凹陷以外的高于所述器件結構頂面的膜層結構以及部分厚度的所述器件結構，且對所述器件結構的研磨速率小于對所述膜層結構的研磨速率，以使得研磨后的所述第一圖形區和所述第二圖形區上的膜層結構表面的高度差在預設規格內。

7.如權利要求2所述的半導體器件的制造方法，其特征在于，所述第一圖形區上的膜層結構中形成有器件結構；或者，所述第一圖形區和所述第二圖形區上的膜層結構中均形成有器件結構，且所述第一圖形區上的器件結構的高度高于所述第二圖形區上的器件結構的高度；所述凹陷的底壁高于所述器件結構的頂表面。

8.如權利要求7所述的半導體器件的制造方法，其特征在于，所述器件結構包括MIM電容器或柵極結構，所述膜層結構包括絕緣介質層。

9.如權利要求7所述的半導體器件的制造方法，其特征在于，在形成所述阻擋層覆蓋于所述第一圖形區和所述第二圖形區上的膜層結構上之后且在采用化學機械研磨工藝去除所述凹陷以外的膜層結構上的阻擋層之前，所述半導體器件的制造方法還包括：

形成犧牲層覆蓋于所述第一圖形區和所述第二圖形區上的阻擋層上，所述凹陷以外的膜層結構上的犧牲層的頂表面高于所述凹陷處的膜層結構上的犧牲層的頂表面；

采用化學機械研磨工藝研磨所述犧牲層，直至暴露出所述凹陷以外的膜層結構上的阻擋層，暴露出的所述凹陷以外的膜層結構上的阻擋層的頂表面與所述凹陷處的膜層結構上剩余犧牲層的頂表面齊平。