[發(fā)明專利]一種實現(xiàn)信號低通與高通傳輸結(jié)合的電路

在審

• 申請?zhí)枺?/td>: 202110937657.0
• 申請日: 2021-08-16
• 公開（公告）號: CN113746470A
• 公開（公告）日: 2021-12-03
• 發(fā)明（設(shè)計）人: 林少衡;陳偉
• 申請（專利權(quán)）人: 廈門優(yōu)迅高速芯片有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H04N5/374
• 代理公司: 廈門市新華專利商標代理有限公司 35203
• 代理人: 羅恒蘭

1.一種實現(xiàn)信號低通與高通傳輸結(jié)合的電路，其特征在于：包括第一級差分共源放大電路、第二級差分共源放大電路和匹配電路；

所述第一級差分共源放大電路包括第一電源端、第一輸入端、第二輸入端、第一輸出端和第二輸出端，所述第二級差分共源放大電路包括第二電源端、第三輸入端、第四輸入端、第三輸出端和第四輸出端；

所述匹配電路包括第一電流源I1、第二電流源I2、PMOS管P1、PMOS管P2、電阻R1、電阻R2、交流耦合電容C1和交流耦合電容C2；其中，第一電流源I1的輸入端、第二電流源I2的輸入端、第一電源端和第二電源端均與電源連接；第一電流源I1的輸出端與PMOS管P1的源極以及電阻R1的一端連接，電阻R1的另一端則與第三輸入端連接，第二電流源I2的輸出端與PMOS管P2的源極以及電阻R2的一端連接，電阻R2的另一端則與第四輸入端連接；PMOS管P1的柵極與第一輸出端以及交流耦合電容C1的一端連接，PMOS管P2的柵極與第二輸出端以及交流耦合電容C2的一端連接，交流耦合電容C1的另一端則與第三輸入端連接，交流耦合電容C2的另一端則與第四輸入端連接；PMOS管P1的漏極和PMOS管P2的漏極接地。

2.根據(jù)權(quán)利要求1所述的一種實現(xiàn)信號低通與高通傳輸結(jié)合的電路，其特征在于：所述第一級差分共源放大電路包括電阻R3、電阻R4、MOS管N1、MOS管N2和電流源I3；電阻R3的一端和電阻R4的一端連接形成第一電源端，電阻R3的另一端和電阻R4的另一端則分別連接MOS管N1的漏極和MOS管N2的漏極；MOS管N1的源極和MOS管N2的源極與電流源I3的輸入端連接，電流源I3的輸出端則接地；MOS管N1的柵極和漏極以及MOS管N2的柵極和漏極分別為第一輸入端、第一輸出端、第二輸入端和第二輸出端；

所述第二級差分共源放大電路包括電阻R5、電阻R6、MOS管N3、MOS管N4和電流源I4；電阻R5的一端和電阻R6的一端連接形成第二電源端，電阻R5的另一端和電阻R6的另一端則分別連接MOS管N3的漏極和MOS管N4的漏極；MOS管N3的源極和MOS管N4的源極與電流源I4的輸入端連接，電流源I4的輸出端則接地GND；MOS管N3的柵極和漏極以及MOS管N4的柵極和漏極分別為第三輸入端、第三輸出端、第四輸入端和第四輸出端。