[發明專利]用于PMOS管的反向電流抑制電路

有效

• 申請號: 202110934157.1
• 申請日: 2021-08-13
• 公開（公告）號: CN113572136B
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 沈華
• 申請（專利權）人: 無錫市晶源微電子有限公司
• 主分類號: H02H7/20
• 分類號: H02H7/20;H02H11/00;H02H3/20
• 代理公司: 北京天盾知識產權代理有限公司 11421
• 代理人: 張彩珍

1.一種用于第一PMOS管的反向電流抑制電路，所述第一PMOS管為薄柵氧PMOS管，其特征在于，包括：

柵極驅動單元，所述柵極驅動單元第一信號輸出端接所述第一PMOS管源極，第二信號輸出端接所述第一PMOS管柵極，第三信號輸出端接所述第一PMOS管漏極；所述第一PMOS管源極電位小于漏極電位時，所述柵極驅動單元使所述第一PMOS管柵極電位等于漏極電位，所述第一PMOS管處于反向電流抑制狀態；

襯底切換單元，所述襯底切換單元第一信號輸出端接所述第一PMOS管源極，第二信號輸出端接所述第一PMOS管襯底，第三信號輸出端接所述第一PMOS管漏極；所述第一PMOS管源極電位小于漏極電位時，所述襯底切換單元將所述第一PMOS管襯底與漏極短接。

2.根據權利要求1所述的反向電流抑制電路，其特征在于：所述第一PMOS管源極電位大于漏極電位時，且大于過壓保護值Vovp時，所述襯底切換單元將所述第一PMOS管襯底與其源極短接；所述柵極驅動單元使所述第一PMOS管柵極電位等于源極電位，所述第一PMOS管處于截止狀態；

所述第一PMOS管源極電位大于漏極電位時，且小于過壓保護值Vovp時，所述襯底切換單元將所述第一PMOS管襯底與其源極短接；所述柵極驅動單元輸出高阻，所述第一PMOS管處于柵極－源極電壓受控狀態。

3.根據權利要求1所述的反向電流抑制電路，其特征在于：所述柵極驅動單元包括第二PMOS管～第七PMOS管(MP201～MP206)，

第二PMOS管(MP201)與第三PMOS管(MP202)的源極相連接，第二PMOS管(MP201)的漏極接所述柵極驅動單元第一信號輸出端，

第四PMOS管(MP203)與第五PMOS管(MP204)的漏極相連接，第五PMOS管(MP204)的源極接所述柵極驅動單元的第三信號輸出端，

第三PMOS管(MP202)的漏極和第四PMOS管(MP203)的源極通過第一電阻(R201)相連接，其中第三PMOS管(MP202)的漏極接所述柵極驅動單元的第二信號輸出端；

第六PMOS管(MP205)與第七PMOS管(MP206)的漏極相連接，第六PMOS管(MP205)的源極接第三PMOS管(MP202)的柵極，第六PMOS管(MP205)的柵極與第四PMOS管(MP203)的柵極連接，且均受狀態控制信號CTL控制；第七PMOS管(MP206)的源極接第五PMOS管(MP204)的源極，第七PMOS管(MP206)的柵極與第五PMOS管(MP204)的柵極連接，且均受狀態選擇信號SEL控制。

4.根據權利要求3所述的反向電流抑制電路，其特征在于：所述柵極驅動單元包括第一微恒流源(I201)、第一二極管(D201)、第一NMOS管(MN201)、第二NMOS管(MN202)，第一微恒流源(I201)第一端接第二PMOS管(MP201)的漏極，第一微恒流源(I201)第二端接第一二極管(D201)的陽極，第一二極管(D201)的陰極接第三PMOS管(MP202)的柵極；

第一NMOS管(MN201)的源極接第二NMOS管(MN202)的漏極，第一NMOS管(MN201)的漏極接第一二極管(D201)的陰極，第一NMOS管(MN201)的柵極與第四PMOS管(MP203)的柵極連接，且受狀態控制信號CTL控制；第二NMOS管(MN202)的柵極受過壓狀態信號EN控制，第二NMOS管(MN202)的源極接浮地信號FGND。

5.根據權利要求4所述的反向電流抑制電路，其特征在于，所述過壓狀態信號EN的電位如下：

當所述第一PMOS管的源極電位小于漏極電位時，V_EN＝V_FGND，V_EN為過壓狀態信號EN的電位；當所述第一PMOS管的源極電位大于漏極電位，并且小于過壓保護值Vovp時，V_EN＝V_FGND，V_EN為過壓狀態信號EN的電位，V_FGND為浮地信號FGND的電位；當所述第一PMOS管的源極電位大于漏極電位，并且大于過壓保護值Vovp時，V_EN＝Vs，Vs為所述第一PMOS管的源極電位。