[發明專利]一種基于FPGA點屏的驅動集成電路驗證系統及方法

在審

• 申請號: 202110930744.3
• 申請日: 2021-08-13
• 公開（公告）號: CN113903281A
• 公開（公告）日: 2022-01-07
• 發明（設計）人: 駱金龍;徐再望
• 申請（專利權）人: 芯穎科技有限公司
• 主分類號: G09G3/00
• 分類號: G09G3/00
• 代理公司: 上海申新律師事務所 31272
• 代理人: 黨蕾

本發明公開了一種基于FPGA點屏的驅動集成電路驗證系統及方法，屬于顯示領域，包括：顯示單元、FPGA單元和MIPI接收端，顯示單元具有預置的像素顯示排列；FPGA單元集成有驅動集成電路，用于接收一驗證圖片，驗證圖片上的若干子像素按照第一子像素排列的方式組合，FPGA單元用于將驗證圖片上的若干個子像素由第一子像素排列映射為預置的像素顯示排列，得到映射后的有效顯示數據；MIPI接收端用于接收映射后的有效顯示數據，并驅動顯示單元進行顯示。本發明的有益效果在于：將FPGA單元作為host發送數據，通過驅動顯示單元顯示，驗證驅動集成電路的數據處理功能，通過顯示單元可直觀的觀測顯示效果。

技術領域

本發明涉及顯示領域，尤其涉及一種基于FPGA點屏的驅動集成電路驗證系統及方法。

背景技術

移動行業處理器接口(Mobile Industry Processor Interface，MIPI)是MIPI聯盟發起的為移動應用處理器制定的開放標準。具有MIPI接口的顯示屏廣泛應用于現代的智能手機、平板等電子設備中。在MIPI顯示模組大規模的生產過程中，MIPI模組出廠前的配置測試是很重要的一個環節，需要使用到讀取和設置MIPI模組內部寄存器的技術，來完成點屏測試。

目前，在研發階段中通常是借助于算法軟件仿真驅動集成電路，這種方式來判斷數據運算結果在屏幕上的顯示效果，無法直觀的觀測點屏測試的顯示效果，并且驅動集成電路的硬件設計和算法設計結果對比麻煩，數據量巨大，受限于仿真速度的影響，無法針對大規模的圖片進行驗證；另外，由于手機模式較多，在不同的模式下切換時難以通過仿真發現是否會發生數據錯誤，因此針對以上問題，迫切需要設計出一種基于FPGA點屏的驅動集成電路驗證系統及方法，以滿足實際使用的需要。

發明內容

為了解決以上技術問題，本發明提供了一種基于FPGA點屏的驅動集成電路驗證系統及方法。

本發明所解決的技術問題可以采用以下技術方案實現：

本發明提供一種基于FPGA點屏的驅動集成電路驗證系統，包括：

一顯示單元，所述顯示單元具有一預置的像素顯示排列；

一FPGA單元，所述FPGA單元集成有所述驅動集成電路，用于接收一驗證圖片，所述驗證圖片上包括若干個子像素，若干所述子像素按照一第一子像素排列的方式組合，所述FPGA單元用于將所述驗證圖片上的若干個所述子像素由所述第一子像素排列映射為所述預置的像素顯示排列，得到映射后的有效顯示數據；

一MIPI接收端，連接所述顯示單元，用于接收所述映射后的有效顯示數據，并驅動所述顯示單元進行顯示，完成驗證。

優選地，還包括：

一上位機，連接所述FPGA單元，用于發送所述驗證圖片。

優選地，還包括：

一橋接芯片，所述橋接芯片通過一RGB接口連接所述FPGA單元，通過一MIPI接口連接所述MIPI接收端，用于將RGB接口協議轉化為MIPI接口協議，并發送給所述MIPI接收端。

優選地，所述FPGA單元包括：

一協議轉換模塊，用于將接收的協議轉換為MIPI接口協議。

優選地，所述FPGA單元還包括：

一高速差分接口，所述FPGA單元通過所述高速差分接口連接所述MIPI接收端，用于將轉換后的MIPI接口協議發送給所述MIPI接收端。

優選地，所述MIPI接收端包括：

一控制單元，用于關閉所述MIPI接收端的子像素映射功能。

優選地，所述FPGA單元還包括：