[發明專利]一種基于高層次綜合工具的快速傅里葉算法優化方法及系統

在審

• 申請號: 202110904375.0
• 申請日: 2021-08-06
• 公開（公告）號: CN113779499A
• 公開（公告）日: 2021-12-10
• 發明（設計）人: 陳弟虎;陳家榮;王自鑫;簡仲諄;張仕杰
• 申請（專利權）人: 中山大學
• 主分類號: G06F17/14
• 分類號: G06F17/14;G06F30/20;G06F111/06
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 劉俊

1.一種基于高層次綜合工具的快速傅里葉算法優化方法，其特征在于，包括以下步驟：

S1、根據預設的目標功能構建快速傅里葉算法模型，所述快速傅里葉算法模型包括旋轉因子；

S2、對所述快速傅里葉算法模型中的旋轉因子進行優化設計；

S3、采用高層次綜合工具將所述快速傅里葉算法模型轉換為基于硬件描述語言的快速傅里葉算法模型，并燒錄至FPGA芯片中進行仿真；

S4、對FPGA芯片資源消耗量進行判別：當資源消耗量大于或等于預設的閾值時，跳轉執行S2步驟；當資源消耗量小于預設的閾值時，則完成快速傅里葉算法優化。

2.根據權利要求1所述的基于高層次綜合工具的快速傅里葉算法優化方法，其特征在于，所述旋轉因子以歐拉公式形式設置在所述快速傅里葉算法模型中，其表達公式如下：

式中，N表示快速傅里葉算法模型設置的采樣點的數量。

3.根據權利要求2所述的基于高層次綜合工具的快速傅里葉算法優化方法，其特征在于，所述S2步驟中，對所述快速傅里葉算法模型中的旋轉因子進行優化設計的步驟包括：對所述旋轉因子中的余弦值項和正弦值項進行預計算。

4.根據權利要求1所述的基于高層次綜合工具的快速傅里葉算法優化方法，其特征在于，所述S2步驟中，還包括以下步驟：構建算法分析模型，將經過優化設計的快速傅里葉算法模型輸入所述算法檢測模型中進行可行性分析，當輸出分析結果為可行時，則執行所述S3步驟，否則跳轉執行S1步驟。

5.根據權利要求1～4任一項所述的基于高層次綜合工具的快速傅里葉算法優化方法，其特征在于，所述S4步驟中，所述資源消耗量包括查找表消耗量、觸發器消耗量、數字信號處理量和隨機存儲器消耗量。

6.一種基于高層次綜合工具的快速傅里葉算法優化系統，其特征在于，包括：

算法模型構建模塊，用于根據預設的目標功能構建快速傅里葉算法模型；

優化模塊，用于對所述快速傅里葉算法模型中的旋轉因子進行優化設計；

模型轉換模塊，用于采用高層次綜合工具將所述快速傅里葉算法模型轉換為基于硬件描述語言的快速傅里葉算法模型；

FPGA芯片，用于執行所述快速傅里葉算法模型；

判別模塊，用于對FPGA芯片資源消耗量進行判別。

7.根據權利要求6所述的基于高層次綜合工具的快速傅里葉算法優化系統，其特征在于，所述優化模塊包括余弦值項計算單元和正弦值項計算單元，分別用于對快速傅里葉算法模型中的旋轉因子中的余弦值項和正弦值項進行預計算。

8.根據權利要求6所述的基于高層次綜合工具的快速傅里葉算法優化系統，其特征在于，所述判別模塊包括查找表消耗量檢測單元、觸發器消耗量檢測單元、數字信號處理量檢測單元、隨機存儲器消耗量檢測單元，以及判斷單元，其中，所述查找表消耗量檢測單元、觸發器消耗量檢測單元、數字信號處理量檢測單元、隨機存儲器消耗量檢測單元分別用于檢測查找表消耗量、觸發器消耗量、數字信號處理量和隨機存儲器消耗量，并分別輸入判斷單元中；所述判斷單元根據其預設的閾值對檢測得到的查找表消耗量、觸發器消耗量、數字信號處理量和隨機存儲器消耗量進行判斷，當資源消耗量大于或等于預設的閾值時，向所述優化模塊返回工作信號。

9.根據權利要求6所述的基于高層次綜合工具的快速傅里葉算法優化系統，其特征在于，所述系統還包括算法分析模塊，所述算法分析模塊的輸入端與所述優化模塊模塊的輸出端連接；所述算法分析模塊接收完成優化的快速傅里葉算法模型后進行可行性分析，當輸出分析結果為可行時，向所述模型轉換模塊發送工作信號；當輸出分析結果為不可行時，則向所述算法模型構建模塊發送工作信號。

10.根據權利要求6所述的基于高層次綜合工具的快速傅里葉算法優化系統，其特征在于，所述FPGA芯片采用Xilinx的XC7Z020-1CLG484型號芯片。