[發明專利]鎖相環的頻率鑒定器及鎖相環

在審

• 申請號: 202110904052.1
• 申請日: 2021-08-06
• 公開（公告）號: CN113411081A
• 公開（公告）日: 2021-09-17
• 發明（設計）人: 鄒勇賢
• 申請（專利權）人: 邁科微電子（深圳）有限公司
• 主分類號: H03L7/085
• 分類號: H03L7/085;H03L7/18
• 代理公司: 深圳市科哲專利代理事務所(普通合伙) 44767
• 代理人: 周黎陽

本申請涉及一種鎖相環的頻率鑒定器及鎖相環，頻率鑒定器包括：俘獲信號電路，用于俘獲標準時鐘信號出現的信號邊沿，并產生俘獲信號；標準時鐘信號具有標準周期數；信號計數電路，用于在俘獲信號的觸發下，對振蕩時鐘信號進行計數，得到振蕩周期數；數量比較電路，用于比較振蕩周期數與標準周期范圍，標準周期范圍取決于鎖相環倍頻與標準周期數的乘積；其中，振蕩周期數在標準周期范圍內表示鑒定通過。本申請通過計數的方式來對鎖相環中的振蕩時鐘信號進行鑒定，不容易受到環境或電路工藝的影響，鑒定結果較為準確。

技術領域

本申請屬于電子技術領域，特別涉及一種鎖相環的頻率鑒定器及鎖相環。

背景技術

電子技術中的鎖相環是一個負反饋系統，利用在反饋環路中壓控振蕩器的輸出被分頻器分頻(1/F倍)到較低頻率(fCLK_FBK)后，通過鑒頻鑒相器(PFD)和參考時鐘(fCLK_REF)進行比較，產生頻率相位差值信號，接著采用該差值信號在前向通路中通過電荷泵和環路濾波器處理以產生電壓或者電流信號，最后用該電壓或電流信號控制壓控振蕩器，驅使壓控振蕩器的頻率(fCLK_VCO)向目標頻率逼近。此過程中，鑒頻鑒相器(PFD)得出的差值信號即為目標頻率與參考頻率的差距，鎖相環據此不斷調整壓控振蕩器的頻率，最后環路產生的壓控振蕩器的輸出時鐘就會鎖定在參考時鐘頻率的F倍。

鑒頻鑒相器(PFD)是以兩個時鐘信號為輸入，輸出兩者之間的頻率相位差。在鎖相環中，它比較并獲得參考時鐘和反饋時鐘之間的頻率相位差，而后將該誤差信號，通過電荷泵+環路濾波器，轉換成為后續壓控振蕩器可以處理的形式，例如電壓信號或者電流信號，最終控制振蕩器的頻率輸出。

目前的鑒頻鑒相器(PFD)采用真單相時鐘(True Single Phase Clocking，TSPC)動態D觸發器式PFD，對兩個輸入信號的跳變沿進行比較，隨后用產生的頻差、相位差來控制電流源對電容進行充放電，若兩個輸入信號頻率相等、相位相同，則充放電停止，并生成鎖定指示信號。

現有技術是對參考時鐘和反饋時鐘進行相位比較，電路復雜，受工藝制程、電壓、溫度(三者簡稱PVT)的影響較大，鑒頻結果不穩定；導致上述缺點的原因是，采用參考時鐘和反饋時鐘的相位差，以電流的形式對電容進行充放電，那么所采用的電流值、電容值隨PVT的變化較大，有時候由于PVT偏差，甚至電流小到零，導致頻率鑒定功能失效，無法生成鎖定指示信號。

發明內容

本申請提供一種鎖相環的頻率鑒定器及鎖相環，以解決現有技術中頻率鑒定結果不準確的問題。

為解決上述技術問題，本申請提出一種鎖相環的頻率鑒定器，包括：俘獲信號電路，用于俘獲標準時鐘信號出現的信號邊沿，并產生俘獲信號；所述標準時鐘信號具有標準周期數；信號計數電路，用于在所述俘獲信號的觸發下，對振蕩時鐘信號進行計數，得到振蕩周期數；數量比較電路，用于比較所述振蕩周期數與標準周期范圍，所述標準周期范圍取決于鎖相環倍頻與所述標準周期數的乘積；其中，所述振蕩周期數在所述標準周期范圍內表示鑒定通過。

在一個實施例中，所述俘獲信號電路包括至少一個俘獲觸發器。

在一個實施例中，所述俘獲信號電路包括三個串聯的俘獲觸發器。

在一個實施例中，所述信號計數電路包括：計數觸發器，所述計數觸發器的輸入端用于輸入所述振蕩時鐘信號，輸出端用于輸出計數信號；計數鎖存器，連接所述計數觸發器，所述計數鎖存器的輸入端用于輸入俘獲信號以及俘獲時刻的計數信號，輸出端用于輸出振蕩周期數。

在一個實施例中，所述計數觸發器的數量取決于所述鎖相環倍頻與所述標準周期數的乘積。

在一個實施例中，所述標準周期范圍為所述鎖相環倍頻與所述標準周期數的乘積加減容差值。

在一個實施例中，所述容差值為所述乘積的1/2^n，n為大于等于1的整數。

為解決上述技術問題，本申請提出一種鎖相環，包括上述頻率鑒定器。