[發明專利]優化布局單元

在審

• 申請號: 202110902419.6
• 申請日: 2021-08-06
• 公開（公告）號: CN114239474A
• 公開（公告）日: 2022-03-25
• 發明（設計）人: 沈瑞濱;黃天建;譚傳耀
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F30/3947
• 分類號: G06F30/3947;G06F30/398
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 李春秀

本發明實施例涉及優化布局單元。本發明實施例揭露一種用于集成電路IC布局設計中的單元放置的實例方法。所述方法包含：定義用于電路實施方案的布局單位及將多個布局單位布置成布局單元。所述方法還包含：編輯所述布局單元以連接所述布局單位的第一組以表示所述電路實施方案且連接所述布局單位的第二組以表示非功能性電路。此外，所述方法包含：將一或多個虛擬填充結構插入所述布局單元的未被布局單位的所述第一組及所述第二組占用的區中。

技術領域

本發明實施例涉及優化布局單元。

背景技術

電子設計自動化(EDA)工具可用于集成電路(IC)設計流程。舉例來說，EDA工具可用于將布局單元(例如，實施邏輯或其它電子功能的單元)放置在IC布局設計中。隨著技術進步及對按比例縮放的IC的需求增長，EDA工具在輔助設計復雜IC布局設計中變得越來越重要。

發明內容

本發明實施例涉及一種方法，其包括：定義用于電路實施方案的布局單位；將多個布局單位布置成布局單元；編輯所述布局單元以連接所述多個布局單位的第一組以表示所述電路實施方案且連接所述多個布局單位的第二組以表示非功能性電路；及將一或多個虛擬填充結構插入所述布局單元的未被所述多個布局單位的所述第一組及所述第二組占用的區中，其中所述定義、放置、編輯及插入中的至少一者由一或多個處理器執行。

本發明實施例涉及一種計算機系統，其包括：存儲器，其經配置以存儲指令；及處理器，在執行所述指令時，所述處理器經配置以執行包括以下各項的操作：定義用于電路實施方案的布局單位；將多個布局單位布置成布局單元；及編輯所述布局單元以連接所述多個所述布局單位的第一組以表示所述電路實施方案且連接所述多個布局單位的第二組以表示非功能性電路。

本發明實施例涉及一種上面存儲有指令的非暫時性計算機可讀媒體，所述指令在由計算裝置執行時致使所述計算裝置執行包括以下各項的操作：定義用于電路實施方案的布局單位；將多個布局單位布置成布局單元；編輯所述布局單元以連接所述多個所述布局單位的第一組以表示所述電路實施方案且連接所述多個布局單位的第二組以表示非功能性電路；及執行設計規則檢查操作以確認所述經編輯布局單元符合與半導體制造工藝相關聯的預定設計規則。

附圖說明

當藉助附圖閱讀時，從以下詳細說明最佳地理解本揭露的方面。應注意，根據業界中的標準實踐，各種特征未按比例繪制。實際上，為論述清晰起見，可任意增加或減小各種特征的尺寸。

圖1是根據本揭露的一些實施例用于電路實施方案的布局的圖解說明。

圖2是根據本揭露的一些實施例具有第一配置的布局單位的圖解說明。

圖3是根據本揭露的一些實施例具有第二配置的布局單位的圖解說明。

圖4是根據本揭露的一些實施例具有第三配置的布局單位的圖解說明。

圖5是根據本揭露的一些實施例的具有第一配置的多個布局單位在第一布置中的放置的圖解說明。

圖6是根據本揭露的一些實施例的具有第一配置的多個布局單位在第二布置中的放置的圖解說明。

圖7是根據本揭露的一些實施例的具有第一配置的多個布局單位在第三布置中的放置的圖解說明。

圖8是根據本揭露的一些實施例的具有第一配置的多個布局單位在第四布置中的放置的圖解說明。

圖9是根據本揭露的一些實施例具有第四配置的布局單位的圖解說明。

圖10是根據本揭露的一些實施例的具有第四配置的多個布局單位在第一布置中的放置的圖解說明。

圖11是根據本揭露的一些實施例的具有第四配置的多個布局單位在第二布置中的放置的圖解說明。

圖12是根據本揭露的一些實施例的具有第四配置的多個布局單位在第三布置中的放置的圖解說明。