[發(fā)明專利]一種具有電場(chǎng)屏蔽結(jié)構(gòu)的溝槽柵MOSFET器件

有效

• 申請(qǐng)?zhí)枺?/td>: 202110897827.7
• 申請(qǐng)日: 2021-08-05
• 公開（公告）號(hào): CN113345965B
• 公開（公告）日: 2021-11-09
• 發(fā)明（設(shè)計(jì)）人: 任娜;盛況
• 申請(qǐng)（專利權(quán)）人: 浙江大學(xué)杭州國(guó)際科創(chuàng)中心
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/06;H01L21/04
• 代理公司: 杭州裕陽聯(lián)合專利代理有限公司 33289
• 代理人: 田金霞

本發(fā)明提出一種具有電場(chǎng)屏蔽結(jié)構(gòu)的溝槽柵MOSFET器件，包含襯底、源極、漏極、柵極溝槽、電場(chǎng)屏蔽結(jié)構(gòu)、源極區(qū)域和具有第一導(dǎo)電類型的半導(dǎo)體區(qū)域，一個(gè)或多個(gè)位于半導(dǎo)體區(qū)域表面下方的具有第二導(dǎo)電類型的電場(chǎng)屏蔽結(jié)構(gòu)，與柵極溝槽的側(cè)壁以一角度相交，源極區(qū)域位于柵極溝槽的兩側(cè)或周圍，被電場(chǎng)屏蔽結(jié)構(gòu)分割成多個(gè)源極子區(qū)域。本發(fā)明通過設(shè)置與柵極溝槽側(cè)壁相交的一個(gè)或多個(gè)電場(chǎng)屏蔽結(jié)構(gòu)，且通過合理布局電場(chǎng)屏蔽結(jié)構(gòu)的排布方式，可以有效減小器件的元胞尺寸，提高溝道密度和器件導(dǎo)通電流密度，降低器件比導(dǎo)通電阻，提高器件導(dǎo)通性能，同時(shí)增強(qiáng)電場(chǎng)屏蔽效應(yīng)，降低柵極氧化層中的電場(chǎng)強(qiáng)度，提高器件長(zhǎng)期工作穩(wěn)定性和可靠性。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件，尤其涉及一種具有電場(chǎng)屏蔽結(jié)構(gòu)的溝槽柵MOSFET器件。

背景技術(shù)

傳統(tǒng)硅基半導(dǎo)體器件的性能已經(jīng)逐漸接近材料的物理極限，而采用以碳化硅為代表的第三代半導(dǎo)體材料所制作的器件具有高頻、高壓、耐高溫、抗輻射等優(yōu)異的工作能力，能夠?qū)崿F(xiàn)更高的功率密度和更高的效率。

溝槽柵MOSFET器件作為SiC（碳化硅）開關(guān)器件的代表，具有開關(guān)損耗低、工作頻率高、易驅(qū)動(dòng)、適合并聯(lián)使用等優(yōu)點(diǎn)，現(xiàn)已逐漸在電動(dòng)汽車、充電樁、新能源發(fā)電、工業(yè)控制、柔性直流輸電等應(yīng)用場(chǎng)景中得到推廣和使用。溝槽柵MOSFET器件主要可分為兩種結(jié)構(gòu)，平面柵型MOSFET結(jié)構(gòu)和溝槽柵MOSFET結(jié)構(gòu)。相比于平面柵型MOSFET結(jié)構(gòu)，溝槽柵MOSFET結(jié)構(gòu)具有更高的溝道遷移率和更小的元胞尺寸，從而降低了器件的比導(dǎo)通電阻，提高了器件的導(dǎo)通電流密度和導(dǎo)通性能。然而，溝槽柵MOSFET結(jié)構(gòu)面臨柵氧可靠性問題，這是因?yàn)楫?dāng)器件處于阻斷狀態(tài)下時(shí)，溝槽底部暴露在碳化硅漂移區(qū)中的高電場(chǎng)區(qū)域，而溝槽底部的柵極氧化層承受高電場(chǎng)強(qiáng)度，容易發(fā)生絕緣性能退化甚至提前擊穿，降低器件長(zhǎng)期工作的穩(wěn)定性和壽命。為了解決該問題，電場(chǎng)屏蔽結(jié)構(gòu)被引入溝槽柵MOSFET器件中，圖1、圖2、圖3分別展示了三種采用不同電場(chǎng)屏蔽結(jié)構(gòu)的傳統(tǒng)溝槽柵MOSFET元胞的截面圖。

圖1結(jié)構(gòu)中，所述傳統(tǒng)溝槽柵MOSFET元胞包括襯底01、第一N型半導(dǎo)體區(qū)域02、柵極溝槽03、源極結(jié)構(gòu)07、第一P型電場(chǎng)屏蔽結(jié)構(gòu)010。所述第一N型半導(dǎo)體區(qū)域02具有第一N型摻雜濃度，位于襯底01上方，具有第一表面011；所述襯底01具有第二表面012。所述柵極溝槽03位于第一N型半導(dǎo)體區(qū)域02的第一表面011下方，具有第一深度；所述柵極溝槽03包含一層覆蓋在其底部和側(cè)壁的氧化層04，以及填充在氧化層04上方的柵極多晶硅05。所述源極結(jié)構(gòu)07位于第一N型半導(dǎo)體區(qū)域02的第一表面011下方，具有小于所述柵極溝槽03的第一深度的第二深度；所述源極結(jié)構(gòu)07自上而下包含位于第一N型半導(dǎo)體區(qū)域02的第一表面011下方的第二N型源極接觸區(qū)08，以及位于所述第二N型源極接觸區(qū)08下方的第二P型基區(qū)09；所述第二N型源極接觸區(qū)08具有第二N型摻雜濃度，且所述第二N型摻雜濃度高于第一N型半導(dǎo)體區(qū)域02的第一N型摻雜濃度；所述第二P型基區(qū)09具有第二P型摻雜濃度，且所述第二P型摻雜濃度低于所述第二N型摻雜濃度，所述第二P型基區(qū)09與所述柵極溝槽03的側(cè)壁相鄰的位置形成導(dǎo)電溝道013。所述第一P型電場(chǎng)屏蔽結(jié)構(gòu)010位于所述柵極溝槽03的下方，且具有第一P型摻雜濃度，所述第一P型摻雜濃度高于所述第二P型基區(qū)09的第二P型摻雜濃度；所述第一P型電場(chǎng)屏蔽結(jié)構(gòu)010部分或者完全覆蓋所述柵極溝槽03的底部。所述傳統(tǒng)溝槽柵MOSFET器件雖然具備電場(chǎng)屏蔽結(jié)構(gòu)，可起到保護(hù)柵極溝槽底部氧化層的作用，然而器件制造工藝難度較大，如果采用非自對(duì)準(zhǔn)光刻工藝形成柵極溝槽和電場(chǎng)屏蔽兩層圖形，且用離子注入工藝形成電場(chǎng)屏蔽結(jié)構(gòu)，兩次光刻的對(duì)準(zhǔn)偏差會(huì)導(dǎo)致電場(chǎng)屏蔽結(jié)構(gòu)無法完全保護(hù)溝槽底部和兩個(gè)溝槽角落，同時(shí)其中一側(cè)溝槽側(cè)壁容易被注入形成P區(qū)，從而犧牲一側(cè)溝道的導(dǎo)電能力，而如果采用自對(duì)準(zhǔn)光刻工藝，則對(duì)溝槽側(cè)壁的陡直度要求很高，由于SiC刻蝕形貌控制難度大，刻蝕溝槽往往存在一傾斜角度，離子注入電場(chǎng)屏蔽結(jié)構(gòu)時(shí)會(huì)在溝槽兩側(cè)側(cè)壁形成注入P區(qū)，將導(dǎo)致器件完全無法導(dǎo)通電流或者導(dǎo)通性能變差。