[發明專利]帶有屏蔽柵結構MOSFET器件及其制造方法

在審

• 申請號: 202110897280.0
• 申請日: 2021-08-05
• 公開（公告）號: CN113782585A
• 公開（公告）日: 2021-12-10
• 發明（設計）人: 顏樹范;劉須電
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/423;H01L21/336;H01L29/78
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

1.一種帶有屏蔽柵結構的MOSFET器件制造方法，其特征在于，所述帶有屏蔽柵結構的制造方法包括以下步驟：

提供正面上形成有第一介質層的基底層；

刻蝕帶有第一介質層的基底層，使得所述基底層中形成在縱向上延伸的溝槽；

制作第二介質層，使得所述第二介質層至少覆蓋在所述溝槽的表面；

在得帶有所述第二介質層的溝槽中填充有第一多晶硅，使得位于所述隔離區位置處的溝槽中形成溝槽屏蔽柵結構；

進行第一光刻，刻蝕去除位于所述器件有源區位置處溝槽中的第一多晶硅上部；

填充第三介質層，使得所述第三介質層至少填充滿剩余第一多晶硅上方的溝槽空間；

進行第二光刻，通過干法刻蝕去除所述有源區位置處溝槽中的介質層上部，形成控制柵容置空間，使得剩余在所述有源區位置處溝槽中的第一多晶硅與所述控制柵容置空間之間隔離有第三介質層；

在所述控制柵容置空間中填充第二多晶硅；

制作正面金屬層和背面金屬層，所述正面金屬層包括相間隔的有源區金屬層和隔離區金屬層，所述隔離區金屬層與所述溝槽屏蔽柵結構的第一多晶硅電性連通。

2.如權利要求1所述的帶有屏蔽柵結構的MOSFET器件制造方法，其特征在于，所述第一光刻的過程和所述第二光刻的過程均包括：

在器件的表面涂覆光刻膠層；

通過第一掩模版，對所述光刻膠層進行曝光，使得所述第一掩模版遮擋所述器件的隔離區，外露所述器件的有源區；

顯影去除所述有源區位置處的光刻膠層，使得所述隔離區位置處的光刻膠層保留。

3.如權利要求2所述的帶有屏蔽柵結構的MOSFET器件制造方法，其特征在于，所述進行第一光刻的過程包括：

在所述使得帶有所述第二介質層的溝槽中填充有第一多晶硅的步驟完成后的器件上表面，涂覆第一光刻膠層；

通過第一掩模版，對所述第一光刻膠層進行曝光，使得所述第一掩模版遮擋所述器件的隔離區，外露所述器件的有源區；

顯影去除所述有源區位置處的第一光刻膠層，使得所述隔離區位置處的第一光刻膠層保留。

4.如權利要求3所述的帶有屏蔽柵結構的MOSFET器件制造方法，其特征在于，所述刻蝕去除位于所述器件有源區位置處溝槽中的第一多晶硅上部的步驟，包括：

對第一多晶硅進行刻蝕，使得在所述第一光刻膠層的保護下，保留所述隔離區位置處溝槽中的第一多晶硅，去除位于所述有源區位置處溝槽中的第一多晶硅上部。

5.如權利要求2所述的帶有屏蔽柵結構的MOSFET器件制造方法，其特征在于，所述進行第二光刻的過程包括：

在所述填充第三介質層，使得所述第三介質層至少填充滿剩余第一多晶硅上方的溝槽空間的步驟完成后的器件上表面，涂覆第二光刻膠層；

通過第一掩模版，對所述第二光刻膠層進行曝光，使得所述第一掩模版遮擋所述器件的隔離區，外露所述器件的有源區；

顯影去除所述有源區位置處的第二光刻膠層，使得所述隔離區位置處的第二光刻膠層保留。

6.如權利要求5所述的帶有屏蔽柵結構的MOSFET器件制造方法，其特征在于，

所述通過干法刻蝕去除所述器件有源區位置處溝槽中的第三介質層上部，形成控制柵容置空間的步驟，包括：

對第三介質層進行干法刻蝕，使得在所述第二光刻膠層的保護下，保留所述隔離區位置處溝槽中的第三介質層，去除位于所述有源區位置處溝槽中的第三介質層上部，使得所述有源區位置處的溝槽上部形成控制柵容置空間。

7.如權利要求1所述的帶有屏蔽柵結構的MOSFET器件制造方法，其特征在于，所述有源區金屬層覆蓋在所述有源區上，所述隔離區金屬層覆蓋在隔離區上。

8.如權利要求1所述的帶有屏蔽柵結構的MOSFET器件制造方法，其特征在于，最靠近所述有源區的溝槽屏蔽柵結構為第一溝槽屏蔽柵，包括所述第一溝槽屏蔽柵在內的所有溝槽屏蔽柵結構，均與所述隔離區金屬層電性連通。