[發(fā)明專利]一種半導(dǎo)體存儲裝置及形成方法

在審

• 申請?zhí)枺?/td>: 202110894701.4
• 申請日: 2021-08-05
• 公開（公告）號: CN115707230A
• 公開（公告）日: 2023-02-17
• 發(fā)明（設(shè)計）人: 盧經(jīng)文
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00;H01L23/528
• 代理公司: 北京同達(dá)信恒知識產(chǎn)權(quán)代理有限公司 11291
• 代理人: 朱琳愛義

本申請涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體存儲裝置及形成方法，半導(dǎo)體存儲裝置包括襯底；多個有源區(qū)結(jié)構(gòu)，定義在所述襯底上；淺溝槽隔離，設(shè)置于該襯底內(nèi)，該淺溝槽隔離環(huán)繞所述多個有源區(qū)結(jié)構(gòu)；多個導(dǎo)線結(jié)構(gòu)，相互平行地沿著第一方向延伸，所述導(dǎo)線結(jié)構(gòu)包括第一區(qū)和第二區(qū)，所述第一區(qū)位于所述有源區(qū)結(jié)構(gòu)上方，所述第二區(qū)位于所述淺溝槽隔離上方；在垂直于所述襯底的方向上，所述第一區(qū)深度大于所述第二區(qū)深度。這樣，能夠避免出現(xiàn)行錘效應(yīng)。

技術(shù)領(lǐng)域

本申請涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體存儲裝置及形成方法。

背景技術(shù)

隨著動態(tài)隨機(jī)存取存儲器(dynamic random access memory，DRAM)制備工藝的發(fā)展，為了使得DRAM具有更高的密集度，從而縮小DRAM中各存儲單元的尺寸，通常使用埋入式字線(buried word line)結(jié)構(gòu)。

然而，現(xiàn)有的溝槽式柵極仍存在一些問題。當(dāng)存儲器的尺寸持續(xù)微縮，埋入式字線(buried word line)切過兩主動區(qū)之間的通過柵極(passing gate)區(qū)域，在重復(fù)性讀寫時，會在兩側(cè)的主動區(qū)中產(chǎn)生累積的寄生電子。當(dāng)寄生電子通過與該行埋入式字符線相鄰的另一埋入式字線底部而流至與一位線電連接的源/漏極時，會造成該列位線數(shù)據(jù)讀寫錯誤，此現(xiàn)象稱為行錘效應(yīng)。

發(fā)明內(nèi)容

本申請實(shí)施例提供一種半導(dǎo)體存儲裝置及形成方法，以解決行錘效應(yīng)問題。

本申請實(shí)施例提供的具體技術(shù)方案如下：

一種半導(dǎo)體存儲裝置，包括：

襯底；

多個有源區(qū)結(jié)構(gòu)，定義在所述襯底上；

淺溝槽隔離，設(shè)置于該襯底內(nèi)，該淺溝槽隔離環(huán)繞所述多個有源區(qū)結(jié)構(gòu)；

多個導(dǎo)線結(jié)構(gòu)，相互平行地沿著第一方向延伸，所述導(dǎo)線結(jié)構(gòu)包括第一區(qū)和第二區(qū)，所述第一區(qū)位于所述有源區(qū)結(jié)構(gòu)上方，所述第二區(qū)位于所述淺溝槽隔離上方；在垂直于所述襯底的方向上，所述第一區(qū)深度大于所述第二區(qū)深度。

可選的，所述導(dǎo)線結(jié)構(gòu)的第一區(qū)還包括柵極結(jié)構(gòu)，位于所述導(dǎo)線結(jié)構(gòu)第一區(qū)的底部，所述柵極結(jié)構(gòu)包括阻擋層和第一子導(dǎo)電層，所述阻擋層位于所述導(dǎo)線結(jié)構(gòu)第一區(qū)的底部的部分側(cè)壁和底表面，所述第一子導(dǎo)電層設(shè)置于所述阻擋層內(nèi)。

可選的，所述導(dǎo)線結(jié)構(gòu)的第一區(qū)還包括絕緣側(cè)壁和第二子導(dǎo)電層，所述絕緣側(cè)壁位于所述導(dǎo)線結(jié)構(gòu)第一區(qū)的底部阻擋層上方的部分側(cè)壁，所述第二子導(dǎo)電層設(shè)置于所述絕緣側(cè)壁內(nèi)，所述絕緣側(cè)壁環(huán)繞第二子導(dǎo)電層設(shè)置。

可選的，所述導(dǎo)線結(jié)構(gòu)的第一區(qū)還包括第三子導(dǎo)電層，所述第三子導(dǎo)電層覆蓋在所述絕緣側(cè)壁和第二子導(dǎo)電層上，與導(dǎo)線結(jié)構(gòu)的第二區(qū)連接。

可選的，所述半導(dǎo)體存儲裝置還包括覆蓋層，所述覆蓋層填充于所述第二區(qū)的內(nèi)部，并覆蓋在所述第三子導(dǎo)電層上。

可選的，所述第一區(qū)深度為所述第二區(qū)深度的1/2-3/4。

可選的，所述阻擋層包括金屬氮化物。

可選的，所述第一子導(dǎo)電層的材質(zhì)、所述第二子導(dǎo)電層和所述第三子導(dǎo)電層的材質(zhì)相同。

可選的，所述阻擋層的厚度大于所述絕緣側(cè)壁的厚度。

可選的，所述第三子導(dǎo)電層上設(shè)有附著層，所述附著層包括氮化鈦。

一種半導(dǎo)體存儲裝置的形成方法，包括：

提供一襯底；

在所述襯底上形成有源區(qū)結(jié)構(gòu)和淺溝槽隔離，該淺溝槽隔離環(huán)繞所述多個有源區(qū)結(jié)構(gòu)；