[發明專利]半導體裝置的間距內通孔及相關聯的裝置和系統

在審

• 申請號: 202110887058.2
• 申請日: 2021-08-03
• 公開（公告）號: CN114067859A
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 李紅旗;J·A·庫爾特拉
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C5/06
• 分類號: G11C5/06;G11C5/02
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種半導體裝置，包括：

存儲器單元陣列，所述陣列包含邊界；

跨所述陣列的所述邊界的多個存取線，所述多個存取線彼此平行且與所述陣列的所述存儲器單元耦合，其中：

所述多個存取線中的第一存取線與在所述邊界之外的第一通孔耦合，所述第一通孔與所述邊界分隔第一距離且具有縱向于所述第一存取線的第一長度；且

所述多個存取線中的第二存取線與在所述邊界之外的第二通孔耦合，所述第二通孔與所述邊界分隔大于所述第一距離的第二距離且具有縱向于所述第二存取線的第二長度，所述第二長度小于所述第一長度；以及

互補式金屬氧化物半導體CMOS電路系統，其安置在所述陣列下方，所述CMOS電路系統配置成存取所述存儲器單元陣列，其中所述第一和第二通孔與所述CMOS電路系統耦合。

2.根據權利要求1所述的半導體裝置，其中所述第一和第二通孔包含垂直于所述第一和第二長度的同一寬度，所述寬度等于或小于所述存取線的間距。

3.根據權利要求1所述的半導體裝置，其中：

所述第一通孔包含從所述CMOS電路系統延伸的第一高度；且

所述第二通孔包含從所述CMOS電路系統延伸的第二高度，所述第二高度大于所述第一高度。

4.根據權利要求1所述的半導體裝置，其中所述第一和第二通孔包含具有已經拋光的表面的第一導電材料。

5.根據權利要求4所述的半導體裝置，其中所述第一和第二存取線包含形成為分別與所述第一和第二通孔的所述第一導電材料的拋光表面接觸的第二導電材料。

6.根據權利要求1所述的半導體裝置，其中：

所述第一存取線在第一讀取操作期間在所述陣列的第一存儲器單元和所述CMOS電路系統之間載送第一量的電流；且

所述第二存取線在第二讀取操作期間在所述陣列的第二存儲器單元和所述CMOS電路系統之間載送第二量的電流，其中所述第一存儲器單元的邏輯狀態與所述第二存儲器單元相同，且所述第一量大致等于所述第二量。

7.根據權利要求1所述的半導體裝置，其中所述陣列的所述存儲器單元是三維3D交叉點存儲器單元。

8.根據權利要求1所述的半導體裝置，其中所述陣列中的每一個所述存儲器單元包含硫族化物材料。

9.根據權利要求1所述的半導體裝置，其中所述陣列中的每一個所述存儲器單元包含存儲組件和選擇器組件。

10.一種半導體裝置，包括：

包含多個第一存取線和多個第二存取線的陣列區，所述第一和第二存取線彼此垂直；以及

鄰近所述陣列區的一側的外圍區，所述外圍區包含多個第一通孔和多個第二通孔，其中所述第一存取線從所述陣列區延伸到所述外圍區中，并且其中：

所述第一通孔中的每一個與所述第一存取線中的對應一個耦合，所述第一通孔定位成與所述側相隔第一距離且具有縱向于所述第一存取線的第一長度；且

所述第二通孔中的每一個與所述第一存取線中的對應一個耦合，所述第二通孔定位成與所述側相隔大于所述第一距離的第二距離且具有縱向于所述第一存取線的第二長度，所述第二長度小于所述第一長度。

11.根據權利要求10所述的半導體裝置，其中所述第一和第二通孔包含垂直于所述第一和第二長度的同一寬度，所述寬度等于或小于所述第一存取線的間距。

12.根據權利要求10所述的半導體裝置，其中所述側是所述陣列區的第一側，所述外圍區是所述半導體裝置的第一外圍區，且所述半導體裝置進一步包括：

第二外圍區，其鄰近于所述陣列區的垂直于所述第一側的第二側，所述第二外圍區包含多個第三通孔和多個第四通孔，其中所述第二存取線從所述陣列區延伸到所述第二外圍區中。