[發(fā)明專(zhuān)利]PCIe枚舉方法、系統(tǒng)、裝置及存儲(chǔ)介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 202110873077.X
• 申請(qǐng)日: 2021-07-30
• 公開(kāi)（公告）號(hào): CN113721994A
• 公開(kāi)（公告）日: 2021-11-30
• 發(fā)明（設(shè)計(jì)）人: 姚剛;張帥豪;管彥廣
• 申請(qǐng)（專(zhuān)利權(quán)）人: 蘇州浪潮智能科技有限公司
• 主分類(lèi)號(hào): G06F9/4401
• 分類(lèi)號(hào): G06F9/4401;G06F13/40
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 溫可睿

本申請(qǐng)公開(kāi)了一種PCIe枚舉方法、系統(tǒng)、裝置及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，應(yīng)用于BIOS，包括：配置PCIe switch的下行口的link width；通過(guò)link width配置完成的所述PCIe switch枚舉PCIe設(shè)備。本申請(qǐng)將PCIe switch配置linkwidth的過(guò)程移植到BIOS中，通過(guò)由單一的執(zhí)行主體運(yùn)行相互關(guān)聯(lián)的任務(wù)，確保兩者任務(wù)運(yùn)行順序不會(huì)出錯(cuò)，從而確保枚舉成功。

技術(shù)領(lǐng)域

本發(fā)明涉及分布式存儲(chǔ)領(lǐng)域，特別涉及一種PCIe枚舉方法、系統(tǒng)、裝置及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

背景技術(shù)

隨著計(jì)算機(jī)技術(shù)的發(fā)展，PCIe設(shè)備(PCIe，peripheral component interconnectexpress，高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn))種類(lèi)越來(lái)越多，對(duì)于PCIe設(shè)備的兼容性和連接寬度的要求越來(lái)越高，為了滿足PCIe設(shè)備變化，增加終端提供擴(kuò)展能力，使用PCIe switch設(shè)備增加擴(kuò)展終端的PCIe的擴(kuò)展能力，例如，PCIe switch下行口的linkwidth，可以根據(jù)需要?jiǎng)討B(tài)配置為X8或X16等規(guī)格。

現(xiàn)有技術(shù)中，是由BMC(Baseboard Manager Controller，基板管理控制器)配置PCIe switch的下行口，存在的問(wèn)題是，BMC并不知道BIOS(Basic Input Output System，基本輸入輸出系統(tǒng))枚舉PCIe設(shè)備的時(shí)機(jī)，無(wú)法保證在BIOS枚舉PCIe之前配置好PCIe switch的下行口，存在枚舉失敗的風(fēng)險(xiǎn)。

為此，需要一種能夠確保枚舉成功的方法。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的目的在于提供一種PCIe枚舉方法、系統(tǒng)、裝置及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，確保枚舉成功。其具體方案如下：

一種PCIe枚舉方法，應(yīng)用于BIOS，包括：

配置PCIe switch的下行口的link width；

通過(guò)link width配置完成的所述PCIe switch枚舉PCIe設(shè)備。

可選的，所述配置PCIe switch的下行口的link width的過(guò)程，包括：

讀取PCIe switch的下行口的當(dāng)前l(fā)ink width配置；

判斷所述下行口的當(dāng)前l(fā)ink width配置是否與實(shí)際link width配置一致；

若不一致，則解除所述PCIe switch內(nèi)部的物理端口和邏輯橋的綁定關(guān)系；

利用所述實(shí)際link width配置重新配置所述下行口的link width；

基于重新配置后的link width，重新綁定所述物理端口和所述邏輯橋。

可選的，所述判斷所述下行口的當(dāng)前l(fā)ink width配置是否與實(shí)際link width配置一致的過(guò)程，包括：

通過(guò)CPLD寄存器獲取插入所述PCIe switch的PCIe設(shè)備所使用的實(shí)際link width配置。

可選的，所述通過(guò)CPLD寄存器獲取插入所述PCIe switch的PCIe設(shè)備所使用的實(shí)際link width配置的過(guò)程，包括：

通過(guò)所述CPLD寄存器獲取插入所述PCIe switch的PCIe設(shè)備所使用的實(shí)際linkwidth配置；

其中，所述CPLD寄存器通過(guò)I2C總線接收與所述PCIe switch連接的PCIe設(shè)備的所述實(shí)際link width配置。

可選的，所述PCIe switch為PCIe switch PM8536。