[發明專利]觸發器電路

在審

• 申請號: 202110871733.2
• 申請日: 2021-07-30
• 公開（公告）號: CN113676175A
• 公開（公告）日: 2021-11-19
• 發明（設計）人: 賴柏嘉;斯帝芬·魯蘇
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K19/20
• 分類號: H03K19/20
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種觸發器電路，包括：

第一主部分，被配置為在第一模式下操作以及接收第一輸入并生成第一主輸出；

第二主部分，被配置為在第二模式下操作以及接收第二輸入并生成第二主輸出；

至少一個判定部分，被配置為接收至少一個使能信號，并且具有判定輸入和判定輸出，所述判定輸入連接至所述第一主輸出和所述第二主輸出，所述判定部分被配置為根據所述至少一個使能信號判定所述判定輸出為所述第一主輸出或所述第二主輸出；以及

從部分，被配置為接收所述判定輸出并生成輸出信號。

2.根據權利要求1所述的觸發器電路，其中，所述第一模式是測試模式，并且所述第二模式是普通模式，所述第一輸入是掃描輸入信號，并且所述第二輸入是數據信號，所述至少一個使能信號包括掃描使能信號和反相掃描使能信號。

3.根據權利要求1所述的觸發器電路，其中，所述第一主部分包括第一交叉耦合的或與反相器(OAI)邏輯門對和第一主反相器，并且所述第二主部分包括第二交叉耦合的或與反相器(OAI)邏輯門對和第二主反相器，并且所述從部分包括交叉耦合的與或反相器(AOI)邏輯門對和從反相器。

4.根據權利要求1所述的觸發器電路，其中，所述第一主部分包括第一交叉耦合的與或反相器(AOI)邏輯門對和第一主反相器，并且所述第二主部分包括第二交叉耦合的與或反相器(AOI)邏輯門對和第二主反相器，并且所述從部分包括交叉耦合的或與反相器(OAI)邏輯門對和從反相器。

5.根據權利要求1所述的觸發器電路，其中，所述觸發器電路包括第一判定部分和第二判定部分，所述第一判定部分具有第一判定輸入和第一判定輸出，所述第一判定輸入連接到所述第一主輸出，所述第一判定輸出連接到所述判定輸出，所述第二判定部分具有第二判定輸入和第二判定輸出，所述第二判定輸入連接到所述第二主輸出，所述第二判定輸出連接到所述判定輸出。

6.根據權利要求5所述的觸發器電路，其中，所述第一判定部分包括由所述至少一個使能信號控制的多個晶體管，并且所述第二判定部分包括由所述至少一個使能信號控制的多個晶體管，所述至少一個使能信號包括掃描使能信號和反相掃描使能信號。

7.根據權利要求1所述的觸發器電路，還包括：時移部分，其耦合到所述第一主部分和所述第二主部分，用于對所述第一主部分和所述第二主部分的時鐘信號延遲預定時間，所述時鐘信號連接到沒有所述時移部分的所述從部分。

8.一種觸發器電路，包括：

第一主部分，被配置為在第一模式下操作以及接收第一輸入并生成第一主輸出，所述第一主部分具有用于根據至少一個使能信號來使能所述第一主部分的第一使能部分；

第二主部分，被配置為在第二模式下操作以及接收第二輸入并生成第二主輸出，所述第二主部分具有用于根據所述至少一個使能信號來使能所述第二主部分第二使能部分的第二使能部分；以及

從部分，被配置為接收所述第一主輸出或所述第二主輸出，并生成輸出信號。

9.根據權利要求8所述的觸發器電路，其中，所述第一模式是測試模式，并且所述第二模式是普通模式，所述第一輸入是掃描信號，并且所述第二輸入是數據信號，所述至少一個使能信號包括掃描使能信號和反相掃描使能信號。

10.一種觸發器電路，包括：

主部分，被配置為接收至少一個第一輸入、至少一個第二輸入和至少一個使能信號，并且生成主輸出，所述主部分包括多個控制部分，所述多個控制部分被配置為根據所述至少一個第一輸入、所述至少一個第二輸入和所述至少一個使能信號控制所述主部分以第一模式或第二模式操作；以及

從部分，被配置為接收所述主輸出并生成輸出信號。