[發(fā)明專利]一種AES加密電路設(shè)計方法

在審

• 申請?zhí)枺?/td>: 202110863506.5
• 申請日: 2021-07-29
• 公開（公告）號: CN113505400A
• 公開（公告）日: 2021-10-15
• 發(fā)明（設(shè)計）人: 曲英杰;明洋
• 申請（專利權(quán)）人: 蘇州元燁微電子科技有限公司
• 主分類號: G06F21/72
• 分類號: G06F21/72
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種AES加密電路設(shè)計方法，包括AES加密電路總體結(jié)構(gòu)，其特征在于，所述AES加密電路總體結(jié)構(gòu)由密鑰擴展模塊、加密/解密模塊和控制模塊組成。

2.根據(jù)權(quán)利要求1所述的一種AES加密電路設(shè)計方法，其特征在于，所述密鑰擴展模塊包括3個128位寄存器、4個8*8S盒、1個128位的4選1選通器、1個32位的2選1選通器、1個輪常數(shù)產(chǎn)生模塊和多個異或運算模塊。

3.根據(jù)權(quán)利要求1所述的一種AES加密電路設(shè)計方法，其特征在于，所述加密/解密模塊包括16個8*8S盒、16個8*8逆S盒、16個{02}{03}乘字節(jié)模塊、16個{09}{0b}{0d}{0e}乘字節(jié)模塊、1個128位寄存器、1個128位的2選1選通器、16個8位的4選1選通器、32個8位的2選1選通器和多個異或運算模塊。

4.根據(jù)權(quán)利要求2所述的一種AES加密電路設(shè)計方法，其特征在于，3個所述128位寄存器分別用來保存種子密鑰、每一輪的加密或解密密鑰和第10輪加密密鑰，4個所述8*8S盒用來實現(xiàn)密鑰擴展中的S盒變換，多個所述異或運算模塊用于實現(xiàn)密鑰擴展中的異或運算。

5.根據(jù)權(quán)利要求4所述的一種AES加密電路設(shè)計方法，其特征在于，1個所述輪常數(shù)產(chǎn)生模塊用于產(chǎn)生密鑰擴展中的輪常數(shù)，1個所述128位的4選1選通器用于從4個來源中選擇1個寫入輪密鑰寄存器作為下一個周期要使用的輪密鑰，1個所述32位的2選1選通器用于從2個來源中選擇1個作為S盒變換的輸入。

6.根據(jù)權(quán)利要求3所述的一種AES加密電路設(shè)計方法，其特征在于，16個所述8*8S盒用于實現(xiàn)加密過程中的S盒變換，16個所述8*8逆S盒用于實現(xiàn)解密過程中的逆S盒變換。

7.根據(jù)權(quán)利要求6所述的一種AES加密電路設(shè)計方法，其特征在于，16個所述{02}{03}乘字節(jié)模塊用于實現(xiàn)加密過程中的{02}乘字節(jié)運算和{03}乘字節(jié)運算，16個所述{09}{0b}{0d}{0e}乘字節(jié)模塊用于實現(xiàn)解密過程中的{09}乘字節(jié)運算、{0b}乘字節(jié)運算、{0d}乘字節(jié)運算和{0e}乘字節(jié)運算。

8.根據(jù)權(quán)利要求7所述的一種AES加密電路設(shè)計方法，其特征在于，多個所述異或運算模塊用于實現(xiàn)加密或解密過程中的異或運算，1個所述128位寄存器用于保存每一輪加密或解密變換的結(jié)果和最終結(jié)果，所述選通器用于從多個數(shù)據(jù)來源中選擇一個輸出。

9.根據(jù)權(quán)利要求1所述的一種AES加密電路設(shè)計方法，其特征在于，從所述密鑰擴展模塊和加密/解密模塊中選擇某一電路模塊，某一所述電路模塊設(shè)置多個。

10.根據(jù)權(quán)利要求9所述的一種AES加密電路設(shè)計方法，其特征在于，多個所述某一電路模塊用于提高加解密速度。