[發明專利]具有雙金屬控制柵的半浮柵晶體管的制造方法

在審

• 申請號: 202110862323.1
• 申請日: 2021-07-29
• 公開（公告）號: CN113643981A
• 公開（公告）日: 2021-11-12
• 發明（設計）人: 楊志剛;冷江華;劉珩;關天鵬
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/788
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種具有雙金屬控制柵的半浮柵晶體管的制造方法，柵極結構的形成工藝包括：步驟一、在半導體襯底上形成半浮柵結構。步驟二、形成由第二柵介質層和第二多晶硅層疊加而成的偽柵極結構；偽柵極結構覆蓋第一金屬控制柵、控制柵間介質層和第二金屬控制柵的形成區域并呈一個整體結構。步驟三、將偽柵極結構替換為由第三柵介質層和第三金屬柵疊加形成的金屬柵塊。步驟四、進行刻蝕工藝將金屬柵塊分割成第一和第二金屬控制柵。步驟五、在控制柵間介質層的形成區域形成所述控制柵間介質層。本發明不需要對金屬柵的柵介質層進行化學機械研磨，能降低工藝難度且和現有工藝平臺如28HK平臺完全兼容。

技術領域

本發明涉及一種半導體集成電路，特別是涉及一種具有雙金屬控制柵的半浮柵晶體管(Semi-Floating Gate transistor)的制造方法。

背景技術

半浮柵晶體管具有取代DRAM的具大潛力，它讀寫快，且不需要電容器件。半浮柵晶體管與普通的浮柵器件不同之處在于它利用嵌入式隧穿晶體管和一個PN節來完成充放電。通過嵌入式隧穿晶體管的溝道進行寫入，PN節進行擦除操作。如圖1所示，是現有半浮柵晶體管的結構示意圖；現有半浮柵晶體管包括：

在半導體襯底中形成有第二導電類型摻雜的第一阱區101和由第二導電類型摻雜的第二阱區102組成的輕摻雜源區1021和輕摻雜漏區1022。

半浮柵結構包括第一柵極溝槽、浮柵介質層103、浮柵窗口和浮柵導電材料層104。

所述第一柵極溝槽穿過所述第二阱區102且所述第一柵極溝槽的底部表面進入到所述第一阱區101中。所述浮柵介質層103覆蓋在所述第一柵極溝槽的底部表面和側面并延伸到所述第一柵極溝槽外的所述輕摻雜漏區1022表面。

所述浮柵導電材料層104將形成有所述浮柵介質層103的所述第一柵極溝槽完全填充并延伸到所述第一柵極溝槽外的所述浮柵介質層103和浮柵窗口上。所述浮柵窗口位于虛線框111所述區域的所述輕摻雜漏區1022表面上，在所述浮柵窗口處所述浮柵導電材料層104和所述輕摻雜漏區1022之間接觸并形成PN結構。

所述浮柵介質層103的材料包括氧化層。

所述浮柵導電材料層104采用第二導電類型摻雜的多晶硅層。

所述半浮柵結構的底部覆蓋所述第一阱區101，被所述半浮柵結構所覆蓋的所述第一阱區101的表面用于形成用于電連接所述輕摻雜源區1021和所述輕摻雜漏區1022的導電溝道。

在所述輕摻雜源區1021的表面選定區域中形成有第一導電類型重摻雜的源區109。

在所述輕摻雜漏區1022的表面選定區域中形成有第一導電類型重摻雜的漏區110。

在所述半導體襯底表面之上，所述半浮柵結構具有第一側面和第二側面。

所述源區109和所述半浮柵結構的第一側面自對準。

控制柵會覆蓋在所述半浮柵結構的頂部以及所述漏區110和所述半浮柵結構的第二側面之間的所述輕摻雜漏區1022的表面上，控制柵包括柵極導電材料層107、柵介質層105以及柵間介質層106。柵介質層105用于實現所述柵極導電材料層107和所述輕摻雜漏區1022之間的隔離，柵間介質層106用于實現所述柵極導電材料層107和所述浮柵導電材料層104之間的隔離。

所述漏區110和所述第二控制柵105的第二側面自對準。

在所述控制柵的兩側面形成有側墻108。

圖1所示的現有器件只具有單個控制柵，控制柵覆蓋在浮柵之上，并且一部分覆蓋在襯底上。在進行寫入和擦除操作時，在控制柵的控制下，使電荷穿過虛線框111的位置處PN結進行隧穿實現。器件的讀取操作也需要在控制柵的控制下進行。這種結構無論是讀和寫都需要共用同一個控制柵，不能同時讀寫。