[發明專利]芯片電路功能驗證系統、方法、設備及存儲介質

有效

• 申請號: 202110853924.6
• 申請日: 2021-07-28
• 公開（公告）號: CN113312879B
• 公開（公告）日: 2021-11-09
• 發明（設計）人: 楊兵;畢金瓊;鄭曉萌;李春紅;帥晉;李振
• 申請（專利權）人: 北京燧原智能科技有限公司
• 主分類號: G06F30/398
• 分類號: G06F30/398
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孔凡紅

本發明實施例公開了一種芯片電路功能驗證系統、方法、設備及存儲介質。其中，系統包括：激勵生成模塊、執行模塊、待測電路、參考模型和檢驗器；激勵生成模塊獲取芯片軟件仿真結果并生成目標驗證激勵，將目標驗證激勵輸入至執行模塊和參考模型；執行模塊根據目標驗證激勵對待測電路進行參數配置，并生成目標激勵信號輸入至待測電路；待測電路根據參數配置結果和目標激勵信號生成測試輸出結果；參考模型根據目標驗證激勵模擬生成參考輸出結果；檢驗器對測試輸出結果和參考輸出結果進行匹配以獲取待測電路的功能驗證結果。本發明實施例可以提高芯片電路功能驗證的時間效率、資源利用率以及準確性，促進大規模應用場景驗證的實現。

技術領域

本發明實施例涉及芯片技術領域，尤其涉及一種芯片電路功能驗證系統、方法、設備及存儲介質。

背景技術

在芯片設計中，在軟件應用場景中對芯片集成電路進行功能驗證，能夠在電路開發前期測試芯片核心功能，是確保芯片設計成功所必不可少的環節。隨著5G和人工智能等超大規模芯片的出現和發展，芯片在軟件應用場景中的測試規模越來越大，并且越來越復雜。

圖1為現有技術中的芯片電路功能驗證方法的流程示意圖，圖2為現有技術中的芯片電路功能驗證各階段所需資源的示意圖，其中，虛線框對應非硬件電路驗證階段，實線框對應硬件電路驗證階段。如圖1和圖2所示，在現有技術中，普遍采用的在應用場景中驗證芯片功能的方法是在設計人員解析軟件做成應用場景的規格書之后，驗證人員根據應用場景規格書做成應用場景驗證規格書，然后編寫驗證激勵和搭建驗證環境，包括編寫參考模型。

然而，上述現有技術中提供的方法存在以下缺陷：首先，在應用場景的規格書未完成前，驗證工作無法開展，造成驗證人員的人力資源未充分調動。其次，驗證人員需要收集和理解場景信息根據場景信息，并手動編寫驗證激勵，造成驗證工作周期長、人工工作量較大。同時，驗證人員在理解應用場景規格書時，由于應用場景信息復雜繁多，容易導致編寫的驗證激勵和與軟件應用場景有偏差。綜上，現有技術所提供的芯片電路功能驗證方法難以實現大規模應用場景的驗證。

發明內容

本發明實施例提供一種芯片電路功能驗證系統、方法、設備及存儲介質，以提高芯片電路功能驗證的時間效率、資源利用率以及準確性，促進大規模應用場景驗證的實現。

第一方面，本發明實施例提供了一種芯片電路功能驗證系統，包括：激勵生成模塊、執行模塊、待測電路、參考模型和檢驗器；其中：

所述激勵生成模塊與所述執行模塊、所述參考模型電連接，用于獲取芯片軟件仿真結果，并根據所述芯片軟件仿真結果生成目標驗證激勵，并將所述目標驗證激勵輸入至所述執行模塊和所述參考模型；

所述執行模塊還與所述待測電路電連接，用于根據所述目標驗證激勵對所述待測電路進行參數配置，并生成目標激勵信號輸入至所述待測電路；

所述待測電路，用于根據參數配置結果和所述目標激勵信號生成測試輸出結果；

所述參考模型，用于根據所述目標驗證激勵模擬生成參考輸出結果；

所述檢驗器與所述待測電路、所述參考模型電連接，用于獲取所述測試輸出結果和所述參考輸出結果，并對所述測試輸出結果和所述參考輸出結果進行匹配，根據匹配結果獲取所述待測電路的功能驗證結果。

第二方面，本發明實施例還提供了一種芯片電路功能驗證方法，應用于芯片電路功能驗證系統，包括：

通過激勵生成模塊獲取芯片軟件仿真結果，并根據所述芯片軟件仿真結果生成目標驗證激勵，并將所述目標驗證激勵輸入至執行模塊和參考模型；

通過所述執行模塊根據所述目標驗證激勵對待測電路進行參數配置，并生成目標激勵信號輸入至所述待測電路；

通過所述待測電路根據參數配置結果和所述目標激勵信號生成測試輸出結果；