[發(fā)明專利]存儲器電路及其操作方法在審
| 申請?zhí)枺?/td> | 202110850409.2 | 申請日： | 2021-07-27 |
| 公開（公告）號： | CN113658620A | 公開（公告）日： | 2021-11-16 |
| 發(fā)明（設(shè)計）人： | 劉逸青;黃家恩;王奕 | 申請（專利權(quán)）人： | 臺灣積體電路制造股份有限公司 |
| 主分類號： | G11C5/06 | 分類號： | G11C5/06;G11C7/18;G11C8/14 |
| 代理公司： | 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409 | 代理人： | 章社杲;李偉 |
| 地址： | 中國臺*** | 國省代碼： | 臺灣;71 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 存儲器 電路 及其 操作方法 | ||
存儲器電路包括位于第一層上的第一存儲器單元、位于與第一層不同的第二層上的第二存儲器單元、位于與所述第一層和所述第二層不同的第三層上的第一選擇晶體管、第一位線、第二位線和第一源極線。第一位線在第一方向上延伸，并且耦合到第一存儲器單元、第二存儲器單元和第一選擇晶體管。第二位線在第一方向上延伸，并耦合到第一選擇晶體管。第一源極線在第一方向上延伸，耦合到第一存儲器單元和第二存儲器單元，并且在與第一方向不同的第二方向上與第一位線分離。本發(fā)明的實施例還涉及操作存儲器電路的方法。
技術(shù)領(lǐng)域
本發(fā)明的實施例涉及存儲器電路及其操作方法。
背景技術(shù)
半導體集成電路(IC)行業(yè)生產(chǎn)各種數(shù)字器件，以解決許多不同區(qū)域的問題。這些數(shù)字器件中的一些(例如存儲器宏)被配置為存儲數(shù)據(jù)。隨著IC的變得更小、更復雜，這些數(shù)字器件內(nèi)的導電線路的電阻也改變了這些數(shù)字器件的操作電壓和整體IC性能。
發(fā)明內(nèi)容
根據(jù)本發(fā)明實施例的一個方面，提供了一種存儲器電路，包括：第一存儲器單元，位于第一層上；第二存儲器單元，位于與第一層不同的第二層上；第一選擇晶體管，位于與第一層和第二層不同的第三層上；第一位線，在第一方向上延伸，并且耦合到第一存儲器單元、第二存儲器單元和第一選擇晶體管；第二位線，在第一方向上延伸，并且耦合到第一選擇晶體管；和第一源極線，在第一方向上延伸，耦合到第一存儲器單元和第二存儲器單元，并且在與第一方向不同的第二方向上與第一位線分離。
根據(jù)本發(fā)明實施例的另一個方面，提供了存儲器電路，包括：第一存儲器單元數(shù)陣列，位于第一層上；第二存儲器單元陣列，位于與第一層不同的第二層上；第一選擇晶體管陣列，位于與第一層和第二層不同的第三層上；第二選擇晶體管陣列，位于與第一層、第二層和第三層不同的第四層上；第一組位線，在第一方向上延伸，耦合到第一存儲器單元陣列、第二存儲器單元陣列和第一選擇晶體管陣列；第二組位線，在第一方向上延伸，并通過第一選擇晶體管陣列耦合到第一存儲器單元陣列和第二存儲器單元陣列；第一組源極線，在第一方向上延伸，耦合到第一存儲器單元陣列、第二存儲器單元陣列和第二選擇晶體管陣列，并在與第一方向不同的第二方向上與第一組位線分離；和第二組源極線，在第一方向上延伸，并通過第二選擇晶體管陣列耦合到第一存儲器單元陣列和第二存儲器單元陣列。
根據(jù)本發(fā)明實施例的又一個方面，提供了一種操作存儲器電路的方法，方法包括：使能第一行選擇晶體管，使能第一行選擇晶體管包括：響應(yīng)于第一選擇線信號導通第一行選擇晶體管中的第一選擇晶體管，從而使第一局部位線和全局位線彼此電耦合；禁用第二行選擇晶體管，禁用第二行選擇晶體管包括：響應(yīng)于第二選擇線信號截至第二行選擇晶體管中的第二選擇晶體管，從而使第二局部位線和全局位線彼此電解耦；響應(yīng)于第一字線信號使能第一行存儲器單元；和響應(yīng)于第二字線信號禁用第二行存儲器單元。
附圖說明
當結(jié)合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各個方面。應(yīng)該強調(diào)，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。
圖1是根據(jù)一些實施例的存儲器電路的透視圖。
圖2A是根據(jù)一些實施例的存儲器電路的電路圖。
圖2B-圖2C是為便于說明簡化的圖2A的存儲器電路的對應(yīng)部分的對應(yīng)電路圖。
圖3A是根據(jù)一些實施例的存儲器電路的電路圖。
圖3B是根據(jù)一些實施例的存儲器電路的波形的時序圖。
圖4是根據(jù)一些實施例的存儲器電路的電路圖。
圖5A是根據(jù)一些實施例的存儲器電路的電路圖。
圖5B是為便于說明簡化的圖5A的存儲器電路的對應(yīng)部分的對應(yīng)電路圖。
圖6A是根據(jù)一些實施例的存儲器電路的電路圖。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺灣積體電路制造股份有限公司，未經(jīng)臺灣積體電路制造股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202110850409.2/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
