[發明專利]制備埋阱裝置的亞微米觸點

在審

• 申請號: 202110842271.1
• 申請日: 2021-07-26
• 公開（公告）號: CN113990802A
• 公開（公告）日: 2022-01-28
• 發明（設計）人: K·M·李;M·D·崔;J·A·懷特;W·哈;C·杰克遜;M·P·朱拉;A·施密茨;J·查佩爾
• 申請（專利權）人: 波音公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/762;H01L29/45
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 董志勇

1.一種制備半導體結構(2900)的方法，所述方法包括：

在位于襯底(2906)上的第二硅鍺層(204)上的硅層(202)上蝕刻第一硅鍺層(200)以形成延伸穿過所述第一硅鍺層(200)和所述硅層(202)進入所述第二硅鍺層(204)的淺溝槽隔離腔(302、304)；

在所述淺溝槽隔離腔(302、304)中沉積電介質(2912)以形成隔離結構(500、502、2908)；

在位于所述隔離結構(500、502、2908)中的兩個之間的區域中的所述第二硅鍺層(204)上的所述硅層(202)上蝕刻所述第一硅鍺層(200)以形成腔(1100、1102、1104、2918)。

將摻雜劑注入所述腔(1100、1102、1104、2918)以形成n-阱，其中以將所述摻雜劑的橫向離散降低到期望水平的能級注入所述摻雜劑；和

沉積金屬，使得所述腔(1100、1102、1104、2918)中的所述金屬接觸所述n-阱。

2.根據權利要求1所述的方法，進一步包括：

在位于所述襯底(2906)上的所述第二硅鍺層(204)上的所述硅層(202)上蝕刻所述第一硅鍺層(200)以形成延伸穿過所述第一硅鍺層(200)和所述硅層(202)進入所述第二硅鍺層(204)的所述淺溝槽隔離腔(302、304)之前，在所述第一硅鍺層(200)的表面上沉積硬掩模(300)。

3.根據權利要求2所述的方法，進一步包括：

在位于所述襯底(2906)上的所述第二硅鍺層(204)上的所述硅層(202)上蝕刻所述第一硅鍺層(200)以形成延伸穿過所述第一硅鍺層(200)和所述硅層(202)進入所述第二硅鍺層(204)的所述淺溝槽隔離腔(302、304)之前，在所述硬掩模(300)中形成開口(902、904、906)，其中所述開口(902、904、906)限定用于蝕刻所述淺溝槽隔離腔(302、304)的區域。

4.根據任意前述權利要求所述的方法，進一步包括：

在進行注入所述腔(1100、1102、1104、2918)以在所述腔(1100、1102、1104、2918)下方形成所述n-阱之前，沉積襯墊(1300)；和

在將所述金屬沉積到所述腔(1100、1102、1104、2918)使得所述金屬形成所述n-阱的歐姆觸點(2922)之前，去除所述襯墊(1300)。

5.根據權利要求4所述的方法，其中所述襯墊(1300)是原子沉積層襯墊。

6.根據權利要求4所述的方法，其中所述襯墊(1300)由選自SiO₂、SiN_x和Al₂O₃中的一種的材料組成。

7.根據權利要求1-3中任一項所述的方法，進一步包括：

在所述沉積的金屬上進行化學機械拋光，其中去除所述腔(1100、1102、1104、2918)的區域外部的金屬，并且所述腔(1100、1102、1104、2918)中的金屬形成所述n-阱的歐姆觸點(2922)。

8.根據權利要求1-3中任一項所述的方法，其中所述電介質(2912)是二氧化硅、摻氟二氧化硅、硅酸鉿、硅酸鋯、二氧化鉿和二氧化鋯中的一種。

9.根據權利要求1-3中任一項所述的方法，其中所述能級為約5keV至約20keV。

10.根據權利要求1-3中任一項所述的方法，其中所述腔(1100、1102、1104、2918)的深度為約50nm至約200nm。

11.根據權利要求1-3中任一項所述的方法，其中所述腔(1100、1102、1104、2918)的寬度為約20nm至200nm，或者任選地其中所述腔(1100、1102、1104、2918)在所述硅層(202)上方的深度為約20nm。