[發明專利]一種基于FPGA和DDR4的高帶寬多路數據存儲讀取單元的方法和系統

在審

• 申請號: 202110842225.1
• 申請日: 2021-07-26
• 公開（公告）號: CN113655956A
• 公開（公告）日: 2021-11-16
• 發明（設計）人: 梁文豪;陳嵐;許端;王述良;程建偉
• 申請（專利權）人: 武漢極目智能技術有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 北京清大紫荊知識產權代理有限公司 11718
• 代理人: 張卓

本申請實施例中提供了一種基于FPGA和DDR4的高帶寬多路數據存儲讀取單元的方法和系統，將傳統的各種復雜需求的視頻輸入和輸出顯示邏輯,簡化抽象為了FPGA多路數據接入單元，FPGA多路數據提取單元和FPGA多路數據矩陣配置單元，本申請中的FPGA多路數據矩陣配置單元具有多通道大數據傳輸量的特點以及邏輯設計上不易受外部復雜需求變動的影響,可以快速高效的定制各種復雜的視頻控制顯示場景,有很好的通用性，并具有很高的數據通道傳輸效率，有效滿足8路～16路以上多路高帶寬視頻流的存儲和讀取。

技術領域

本申請涉及視頻數據存儲讀寫領域，尤其涉及一種基于FPGA和DDR4的高帶寬多路數據存儲讀取單元的方法和系統。

背景技術

在自動駕駛,安防監控,視頻直播,視頻會議,機器視覺等視覺領域,存在如下的普遍需求,即對多個攝像頭傳感器采集輸入的多路高帶寬實時視頻數據,進行圖像增強,縮放,拼接合成,深度學習等算法處理后，在多個顯示設備上完成視頻顯示功能。未來需求對極多通道的高帶寬數據流的靈活矩陣式存儲讀取轉發的帶寬能力和可擴展能力有極大的技術要求。

然而，現有技術一般為專用芯片或FPGA來解決2～4通道視頻的存儲和讀取場景的解決方案,對8路～16路以上多路高帶寬視頻流的存儲和讀取解決方案基本沒有涉及。另外，現有技術中,視頻的接入和輸出顯示需求多種各樣,其中的設計方案多為專用設計處理,需求的一次修改往往會導致設計方案較大的改動,沒有很好的通用性,不適合快速高效的定制。

CN201811643205-一種支持多顯示器功能的多媒體控制系統,該發明提供了一種支持多顯示器功能的多媒體控制系統，該發明只覆蓋了DDR的16路視頻讀取并進行任意四個組合合成為4路視頻,通過HDMI在4個顯示器上面顯示的方案。未覆蓋到多路DDR視頻同時存儲和緩沖區抽查幀處理的場景。CN201911183242-國產處理器和國產FPGA多路4K高清視頻綜合顯示方法,該發明涉及一種國產處理器和國產FPGA多路4K高清視頻綜合顯示方法，解決4通道視頻的存儲和讀取合成顯示,可支持讀寫的視頻通道數量不夠多和視頻格式也不夠任意。

通過以上描述可以得知，現有的一些發明設計，雖然利用了FPGA的定制電路和DDR4高帶寬的技術特點,在一定程度上也實現了多通道視頻的存儲或者讀取,但是在可配置通道數量的上限,可支持視頻格式的任意性,輸入輸出視頻數據流的幀速率適配,多通道數據矩陣存儲和讀取的DDR控制效率,以及可擴展IP化等方面都未進行深入優化和研究。

發明內容

有鑒于此，本申請實施例提供一種基于FPGA和DDR4的高帶寬多路數據存儲讀取單元的方法和系統，結合FPGA的靈活電路定制和DDR4的高帶寬吞吐量，滿足最高16路存儲與16路讀取，至少部分解決現有技術中存在的問題。在總的通道帶寬能力可滿足的條件下，可支持任意視頻矩陣流的控制處理。

第一方面，本申請實施例提供了一種基于FPGA和DDR4的高帶寬多路數據存儲讀取單元的裝置，所述裝置包括：FPGA和與其連接的若干DDR4顆粒組合；

所述FPGA內部為可配置化電路單元，包括可參數配置為1-16通道的寫入通道和讀出通道，每路所述寫入通道與輸入緩沖區連接，每路所述讀出通道與輸出緩沖區連接，所述輸入緩沖區通過兩級輸入數據選擇流水線與DDR4頁數據寫入緩沖區連接，所述輸出緩沖區通過兩級輸出數據選擇流水線與DDR4頁數據讀取緩沖區連接，所述DDR4頁數據寫入緩沖區通過DDR4用戶層寫數據控制邏輯與仲裁控制器連接，所述DDR4頁數據讀取緩沖區通過DDR4用戶層讀數據控制邏輯與仲裁控制器連接，所述仲裁控制器與DDR4用戶層命令地址控制邏輯連接，所述DDR4頁數據寫入緩沖區、所述DDR4頁數據讀取緩沖區、所述DDR4用戶層命令地址控制邏輯通過DDR4物理層控制內核與所述DDR4顆粒連接。

根據本申請實施例的一種具體實現方式，每路所述寫入通道的輸入可變視頻流的時鐘速率可單獨配置，每路所述寫入通道的通道位寬可參數配置；