[發(fā)明專利]一種一體化電路測試及寫號的方法及設(shè)備

在審

• 申請?zhí)枺?/td>: 202110834853.5
• 申請日: 2021-07-23
• 公開（公告）號: CN113567835A
• 公開（公告）日: 2021-10-29
• 發(fā)明（設(shè)計(jì)）人: 劉永寬;祁晉;張宇峰
• 申請（專利權(quán)）人: 上海創(chuàng)米科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G06F13/40
• 代理公司: 北京市一法律師事務(wù)所 11654
• 代理人: 劉榮娟

本公開提供一種一體化電路測試及寫號的方法，包括：通過電路測試及寫號設(shè)備：確定目標(biāo)接口，通過所述目標(biāo)接口與目標(biāo)電路完成連接；通過所述目標(biāo)接口啟動所述目標(biāo)電路；等待第一預(yù)設(shè)時(shí)長；通過所述目標(biāo)接口讀取目標(biāo)電路的目標(biāo)電流；確定所述目標(biāo)電流滿足預(yù)設(shè)條件；通過所述目標(biāo)接口對所述目標(biāo)電路中的目標(biāo)芯片寫入目標(biāo)編號；以及通過所述目標(biāo)接口指示所述目標(biāo)電路完成關(guān)閉。本申請還提供執(zhí)行所述方法的設(shè)備。本公開的技術(shù)方案能夠?qū)㈦姎鈪?shù)測試以及各種功能性測試和操作，有共性的工作流程，經(jīng)過整合后，在相互之間不會發(fā)生干涉的情況下，在一個(gè)測試工作站位下，同一時(shí)間內(nèi)利用一組測試治具和測試儀器設(shè)備來完成。

技術(shù)領(lǐng)域

本申請涉及電路領(lǐng)域，特別涉及一種一體化電路測試及寫號的方法及設(shè)備。

背景技術(shù)

當(dāng)前智能家居、智能穿戴、智能出行等領(lǐng)域都應(yīng)用了大量智能電子設(shè)備，而智能電子設(shè)備必然離不開電路結(jié)構(gòu)的支持，例如采用模擬IC、數(shù)字IC等。隨著智能電子設(shè)備工業(yè)化水平的發(fā)展，呈現(xiàn)體積小，功耗低，功能多等特點(diǎn)。這樣對智能電子設(shè)備中的電路結(jié)構(gòu)的集成度、功耗、功能復(fù)雜度提出了更高的要求。

在智能電子設(shè)備廠驗(yàn)環(huán)節(jié)，對電路結(jié)構(gòu)電氣參數(shù)的測試必不可少，由于電路復(fù)雜度增大，功能增多，因此同時(shí)需要對電路做大量功能性測試和操作，例如射頻功能測試、芯片編號寫入操作等。

在實(shí)際廠驗(yàn)環(huán)節(jié)中，對智能電子設(shè)備電氣參數(shù)測試需要在單獨(dú)的測試工作站位上，利用一組測試治具和測試儀器設(shè)備來完成，而對電路的芯片編號寫入需要在另一個(gè)測試工作站位上，利用另外一組測試治具和測試儀器設(shè)備來完成。電氣參數(shù)測試以及各種功能性測試和操作都是在不同的測試工作站位上進(jìn)行，各環(huán)節(jié)沒有相互配合，導(dǎo)致人力、測試治具、測試儀器設(shè)備、測試工作站位的浪費(fèi)，造成生產(chǎn)成本增高和效益降低的問題。

發(fā)明內(nèi)容

為解決上述技術(shù)問題，本公開提出了一種將智能電子設(shè)備中的電路結(jié)構(gòu)廠驗(yàn)環(huán)節(jié)的電氣參數(shù)測試以及各種功能性測試和操作整合形成一個(gè)完整的方法及相應(yīng)的執(zhí)行設(shè)備。

本公開一方面提供一種一體化電路測試及寫號的方法，包括通過電路測試及寫號設(shè)備：確定目標(biāo)接口，通過所述目標(biāo)接口與目標(biāo)電路完成連接；通過所述目標(biāo)接口啟動所述目標(biāo)電路；等待第一預(yù)設(shè)時(shí)長；通過所述目標(biāo)接口讀取所述目標(biāo)電路的目標(biāo)電流；確定所述目標(biāo)電流滿足預(yù)設(shè)條件；保持所述目標(biāo)電路當(dāng)前的工作狀態(tài)，并通過所述目標(biāo)接口對所述目標(biāo)電路中的目標(biāo)芯片寫入目標(biāo)編號；以及通過所述目標(biāo)接口指示所述目標(biāo)電路完成關(guān)閉。

在一些實(shí)施例中，所述的一體化電路測試及寫號的方法，還包括：在確定所述目標(biāo)電流滿足預(yù)設(shè)條件后，立即通過所述目標(biāo)接口對所述目標(biāo)電路中的目標(biāo)芯片寫入目標(biāo)編號。

在一些實(shí)施例中，所述的一體化電路測試及寫號的方法，還包括：在所述確定所述目標(biāo)電流滿足預(yù)設(shè)條件后，待第二預(yù)設(shè)時(shí)長；以及通過所述目標(biāo)接口對所述目標(biāo)電路中的目標(biāo)芯片寫入目標(biāo)編號。

在一些實(shí)施例中，所述的一體化電路測試及寫號的方法，還包括：通過所述目標(biāo)接口對所述目標(biāo)電路中的目標(biāo)芯片寫入目標(biāo)編號后，確定所述目標(biāo)編號寫入成功；以及運(yùn)行驗(yàn)號流程。

在一些實(shí)施例中，所述的一體化電路測試及寫號的方法中，確定所述目標(biāo)電流滿足預(yù)設(shè)條件包括：在正常工作狀態(tài)下，確定所述目標(biāo)電路的工作電流滿足預(yù)設(shè)條件。

在一些實(shí)施例中，所述的一體化電路測試及寫號的方法中，確定所述目標(biāo)電流滿足預(yù)設(shè)條件包括：在待機(jī)工作狀態(tài)下，確定所述目標(biāo)電路的待機(jī)電流滿足預(yù)設(shè)條件。

在一些實(shí)施例中，所述的一體化電路測試及寫號的方法中，所述通過所述目標(biāo)接口對所述目標(biāo)電路中的目標(biāo)芯片寫入目標(biāo)編號發(fā)生在所述確定所述目標(biāo)電流滿足預(yù)設(shè)條件之前；以及所述方法還包括：當(dāng)所述目標(biāo)編號已經(jīng)寫入所述目標(biāo)電路后，所述目標(biāo)電流不滿足預(yù)設(shè)條件，則將所述目標(biāo)編號回收，形成回收目標(biāo)編號。