[發(fā)明專利]異構(gòu)計(jì)算硬件能耗和性能優(yōu)化方法、系統(tǒng)和存儲(chǔ)介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 202110816124.7
• 申請(qǐng)日: 2021-07-20
• 公開（公告）號(hào): CN113672073A
• 公開（公告）日: 2021-11-19
• 發(fā)明（設(shè)計(jì)）人: 俞喆祺;杜越;劉念
• 申請(qǐng)（專利權(quán)）人: 睿識(shí)科技南京有限責(zé)任公司
• 主分類號(hào): G06F1/3234
• 分類號(hào): G06F1/3234;G06F1/324;G06F1/3287;G06F11/30;G06F11/34;G06N20/00
• 代理公司: 南京利豐知識(shí)產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 32256
• 代理人: 艾中蘭

本發(fā)明公開了一種異構(gòu)計(jì)算硬件能耗和性能優(yōu)化方法、系統(tǒng)和存儲(chǔ)介質(zhì)，通過將異構(gòu)計(jì)算硬件平臺(tái)當(dāng)前運(yùn)行狀態(tài)與預(yù)設(shè)的32種運(yùn)行狀態(tài)進(jìn)行匹配，基于強(qiáng)化學(xué)習(xí)算法分析嵌入式處理系統(tǒng)頻率和可編程邏輯計(jì)算模塊的開啟與關(guān)閉時(shí)間，獲得嵌入式處理系統(tǒng)和可編程邏輯最優(yōu)運(yùn)行狀態(tài)，反饋給電源管理工具實(shí)現(xiàn)硬件控制。采用本發(fā)明方法，可以動(dòng)態(tài)地調(diào)整異構(gòu)平臺(tái)的資源利用率，從而最大程度地降低功耗。強(qiáng)化學(xué)習(xí)算法用于分析和優(yōu)化現(xiàn)場可編程門陣列控制狀態(tài)功能的資源利用率，作為硬件控制算法，可以精確調(diào)節(jié)PL功耗，保證任何工作負(fù)載下都能滿足功耗需求，獲得最優(yōu)的功耗與性能。

技術(shù)領(lǐng)域

本發(fā)明涉及嵌入式系統(tǒng), 具體涉及異構(gòu)計(jì)算硬件的能耗和性能優(yōu)化方法。

背景技術(shù)

在嵌入式系統(tǒng)中，優(yōu)化功耗的常規(guī)策略是通過降低處理器的運(yùn)行速度來降低功耗。高效節(jié)能的計(jì)算平臺(tái)需要更高的功耗與性能效率，而不僅僅只是節(jié)能。單純的降低功耗通常會(huì)影響性能效率，并且由于性能下降，完成任務(wù)需要更多時(shí)間。傳統(tǒng)的動(dòng)態(tài)電壓頻率縮放(DVFS)和自適應(yīng)電壓縮放(AVS)技術(shù)側(cè)重于ARM硬件的處理系統(tǒng)(PS)和現(xiàn)場可編程門陣列(FPGA)的可編程邏輯(PL)的協(xié)同架構(gòu)，通常依賴于反饋控制。當(dāng)前，很多異構(gòu)計(jì)算的硬件已經(jīng)可以執(zhí)行多個(gè)計(jì)算密集型操作，這要求更高的性能和功率效率。因此，如何在不影響性能的情況下控制能耗，對(duì)于嵌入式系統(tǒng)的有效性能至關(guān)重要。

ARM硬件的處理系統(tǒng)(PS)和現(xiàn)場可編程門陣列(FPGA)的可編程邏輯(PL)都有非常獨(dú)特的架構(gòu)，使得在不影響整個(gè)嵌入式異構(gòu)計(jì)算系統(tǒng)性能的情況下優(yōu)化功耗成為可能。與PS端不同，PL端允許用戶描述他們的體系結(jié)構(gòu)。在FPGA (PL端)正常運(yùn)行時(shí)，總功耗由器件的靜態(tài)功耗、動(dòng)態(tài)功耗和I/O功耗組成。數(shù)字邏輯計(jì)算并不消耗大量的靜態(tài)功率。節(jié)能將主要集中在動(dòng)態(tài)能耗上。通過不同的PL工作狀態(tài)來滿足不同的工作負(fù)載，可以減少內(nèi)部電路翻轉(zhuǎn)的功耗，從而實(shí)現(xiàn)了動(dòng)態(tài)功耗的節(jié)能。

發(fā)明內(nèi)容

為了實(shí)現(xiàn)嵌入式異構(gòu)計(jì)算系統(tǒng)動(dòng)態(tài)功耗的節(jié)能，本發(fā)明具體采用如下技術(shù)方案：

一種通過強(qiáng)化學(xué)習(xí)實(shí)現(xiàn)異構(gòu)計(jì)算硬件能耗和性能優(yōu)化的方法，其特征在于包括如下步驟：

步驟1、獲取嵌入式處理系統(tǒng)和可編程邏輯當(dāng)前運(yùn)行信息；

步驟2、根據(jù)所述當(dāng)前運(yùn)行信息，將嵌入式處理系統(tǒng)和可編程邏輯當(dāng)前運(yùn)行狀態(tài)與預(yù)設(shè)的32種運(yùn)行狀態(tài)進(jìn)行匹配；所述預(yù)設(shè)的32種運(yùn)行狀態(tài)為嵌入式處理系統(tǒng)和可編程邏輯的協(xié)同工作狀態(tài)，包含嵌入式處理系統(tǒng)和可編程邏輯不同運(yùn)行狀態(tài)的組合；

步驟3、基于強(qiáng)化學(xué)習(xí)算法，分析嵌入式處理系統(tǒng)頻率和可編程邏輯計(jì)算模塊的最優(yōu)開啟與關(guān)閉時(shí)間，獲得嵌入式處理系統(tǒng)和可編程邏輯最優(yōu)運(yùn)行狀態(tài)反饋給電源管理系統(tǒng)；

步驟4、電源管理系統(tǒng)對(duì)嵌入式處理系統(tǒng)和可編程邏輯進(jìn)行控制, 匹配最佳的工作負(fù)載與功耗。

本發(fā)明公開了一種通過強(qiáng)化學(xué)習(xí)實(shí)現(xiàn)異構(gòu)計(jì)算硬件能耗和性能優(yōu)化的方法，通過將異構(gòu)計(jì)算硬件平臺(tái)當(dāng)前運(yùn)行狀態(tài)與預(yù)設(shè)的32種運(yùn)行狀態(tài)進(jìn)行匹配，基于強(qiáng)化學(xué)習(xí)算法分析嵌入式處理系統(tǒng)頻率和可編程邏輯計(jì)算模塊的開啟與關(guān)閉時(shí)間，獲得嵌入式處理系統(tǒng)和可編程邏輯最優(yōu)運(yùn)行狀態(tài)，反饋給電源管理工具實(shí)現(xiàn)硬件控制。采用本發(fā)明方法，可以動(dòng)態(tài)地調(diào)整異構(gòu)平臺(tái)的資源利用率，從而最大程度地降低功耗。強(qiáng)化學(xué)習(xí)算法用于分析和優(yōu)化現(xiàn)場可編程門陣列控制狀態(tài)功能的資源利用率，作為硬件控制算法，可以精確調(diào)節(jié)PL功耗，保證任何工作負(fù)載下都能滿足功耗需求，獲得最優(yōu)的功耗與性能。

附圖說明

圖1為本發(fā)明實(shí)施例1應(yīng)用的硬件框架結(jié)構(gòu)。

圖2為本發(fā)明實(shí)施例1強(qiáng)化學(xué)習(xí)算法的主要程序代碼。

具體實(shí)施方式

下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明做進(jìn)一步說明。

實(shí)施例1

本實(shí)施例提供一種通過強(qiáng)化學(xué)習(xí)實(shí)現(xiàn)異構(gòu)計(jì)算硬件能耗和性能優(yōu)化的方法。如圖1所示，該方法應(yīng)用的硬件框架結(jié)構(gòu)主要包括：