[發明專利]一種環形振蕩器

有效

• 申請號: 202110806166.2
• 申請日: 2021-07-16
• 公開（公告）號: CN113507281B
• 公開（公告）日: 2023-08-04
• 發明（設計）人: 潘權;詹東深;虞新旦;王磊明;毛振江;肖文博;于洪宇
• 申請（專利權）人: 南方科技大學
• 主分類號: H03K3/0234
• 分類號: H03K3/0234;H03K3/013
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 潘登

1.一種環形振蕩器，其特征在于，包括：總輸入端、總接地端、第一延遲模塊和第二延遲模塊；其中，

所述第一延遲模塊包括第一控制信號輸入端、第一接地端、第一脈沖信號輸入端、第二脈沖信號輸入端、第一振蕩信號輸入端、第二振蕩信號輸入端、第一振蕩信號輸出端和第二振蕩信號輸出端；

所述第二延遲模塊包括第二控制信號輸入端、第二接地端、第三脈沖信號輸入端、第四脈沖信號輸入端、第三振蕩信號輸入端、第四振蕩信號輸入端、第三振蕩信號輸出端和第四振蕩信號輸出端；

所述總輸入端用于接收控制所述環形振蕩器的振蕩頻率的控制信號，所述第一控制信號輸入端和所述第二控制信號輸入端均與所述總輸入端連接；所述第一接地端和所述第二接地端均與所述總接地端連接；所述第一振蕩信號輸出端連接至所述第三振蕩信號輸入端，所述第二振蕩信號輸出端連接至所述第四振蕩信號輸入端，所述第三振蕩信號輸出端連接至所述第二振蕩信號輸入端，所述第四振蕩信號輸出端連接至所述第一振蕩信號輸入端；

所述第一延遲模塊和所述第二延遲模塊用于：根據所述第一脈沖信號輸入端、所述第二脈沖信號輸入端、所述第三脈沖信號輸入端和所述第四脈沖信號輸入端接收到的脈沖信號，重置所述第一振蕩信號輸出端、所述第二振蕩信號輸出端、所述第三振蕩信號輸出端和所述第四振蕩信號輸出端的輸出信號相位，以使所述第一振蕩信號輸出端、所述第四振蕩信號輸出端、所述第二振蕩信號輸出端和所述第三振蕩信號輸出端輸出依次相位差為90度的振蕩信號；

所述第一延遲模塊包括：第一或非門、第一與非門、第一非門和第二非門；其中，所述第一或非門的兩個輸入端分別與所述第一脈沖信號輸入端和所述第一振蕩信號輸入端連接，所述第一或非門的輸出端與所述第一振蕩信號輸出端連接，所述第一與非門的兩個輸入端分別與所述第二振蕩信號輸入端和所述第二脈沖信號輸入端連接，所述第一與非門的輸出端與所述第二振蕩信號輸出端連接，所述第一非門的輸入端連接至所述第一與非門的輸出端，所述第一非門的輸出端連接至所述第一或非門的輸出端，所述第二非門的輸入端連接至所述第一或非門的輸出端，所述第二非門的輸出端連接至所述第一與非門的輸出端；

所述第二延遲模塊包括：第二與非門、第二或非門、第三非門和第四非門；其中，所述第二與非門的兩個輸入端分別與所述第三脈沖信號輸入端和所述第三振蕩信號輸入端連接，所述第二與非門的輸出端與所述第三振蕩信號輸出端連接，所述第二或非門的兩個輸入端分別與所述第四振蕩信號輸入端和所述第四脈沖信號輸入端連接，所述第二或非門的輸出端與所述第四振蕩信號輸出端連接，所述第三非門的輸入端連接至所述第二與非門的輸出端，所述第三非門的輸出端連接至所述第二或非門的輸出端，所述第四非門的輸入端連接至所述第二或非門的輸出端，所述第四非門的輸出端連接至所述第二與非門的輸出端。

2.根據權利要求1所述的環形振蕩器，其特征在于，所述第一或非門、所述第二或非門、所述第一與非門和所述第二與非門具有相同的電路模塊，所述電路模塊包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第一電容和第二電容；其中，所述第一晶體管的源極作為第一端口，所述第一晶體管的柵極作為第二端口，所述第一晶體管的漏極與所述第二晶體管的源極連接，所述第二晶體管的漏極與所述第三晶體管的漏極連接，所述第二晶體管的柵極與所述第三晶體管的柵極連接，所述第三晶體管的源極與所述第四晶體管的漏極連接，所述第四晶體管的源極作為第三端口，所述第四晶體管的柵極作為第四端口，所述第五晶體管的源極連接至所述第一晶體管的漏極，所述第五晶體管的漏極連接至所述第二晶體管的漏極，所述第五晶體管的柵極作為第五端口，所述第六晶體管的漏極連接至所述第二晶體管的漏極，所述第六晶體管的源極連接至所述第三晶體管的源極，所述第六晶體管的柵極作為第六端口，所述第一電容的兩端分別連接至所述第一晶體管的漏極和地，所述第二電容的兩端分別連接至所述第三晶體管的源極和地。

3.根據權利要求2所述的環形振蕩器，其特征在于，所述第一或非門包括所述電路模塊，并且所述第一或非門的所述第一端口連接至所述第一控制信號輸入端，所述第二端口和所述第六端口短接，所述第三端口連接至所述第一接地端，所述第四端口和所述第五端口接入第一電源電壓；所述第一或非門的兩個輸入端分別連接至所述第二端口和所述第二晶體管的柵極，所述第一或非門的輸出端連接至所述第二晶體管的漏極。