[發明專利]一種用于卷積神經網絡的可配置型卷積計算電路

在審

• 申請號: 202110804282.0
• 申請日: 2021-07-16
• 公開（公告）號: CN113592067A
• 公開（公告）日: 2021-11-02
• 發明（設計）人: 劉冬生;魏來;陸家昊;成軒;朱令松
• 申請（專利權）人: 華中科技大學
• 主分類號: G06N3/04
• 分類號: G06N3/04;G06N3/063
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 祝丹晴

1.一種用于卷積神經網絡的可配置型卷積計算電路，其特征在于，包括：卷積計算模塊、加法樹模塊和計算控制模塊；

所述計算控制模塊用于對卷積層四重循環計算中的感受野內的循環、輸入特征圖間的循環和輸出特征圖間的循環進行展開，并將各循環進行卷積計算所需的像素數據和權值數據輸入到所述卷積計算模塊中；還用于將對應的偏置數據輸入到所述加法樹模塊中，并對所述加法樹模塊的工作模式進行控制；當進行卷積計算的像素數據為單通道數據時，設置所述加法樹模塊的工作模式為單通道模式；當進行卷積計算的像素數據為多通道數據時，設置所述加法樹模塊的工作模式為多通道模式；

所述卷積計算模塊用于分別在第一方向、第二方向和第三方向上對感受野內的循環、輸入特征圖間的循環和輸出特征圖間的循環同時進行并行運算；所述第一方向、所述第二方向和所述第三方向均不同；

所述加法樹模塊用于在單通道模式下，將所述卷積計算模塊第二方向上并行輸出的結果分別與偏置數據進行加法運算；在多通道模式下，將所述卷積計算模塊第二方向上并行輸出的結果進行累加后，與偏置數據進行加法運算。

2.根據權利要求1所述的可配置型卷積計算電路，其特征在于，所述輸入特征圖間的循環的展開數為N_in，N_in為不小于3的整數；此時，所述卷積計算模塊第二方向上的輸出端有N_in個，并行輸出N_in個卷積運算結果，分別記為Result1、Result2、......、ResultN_in。

3.根據權利要求2所述的可配置型卷積計算電路，其特征在于，當進行卷積計算的像素數據為單通道數據時，進行卷積計算的像素數據每個通道的數據長度均為N_in的整數倍，即為N*N_in，將像素數據輸入到所述卷積計算模塊之前，將每個通道的數據分為N_in段，并在首段數據的前面進行k個0填充，尾段數據的末尾也進行k個0填充；當卷積核的大小為2*k+1時，將像素數據每個通道的數據按照標號順序分段為：1～N+k，N-k+1～2*N+k，...，(N_in-1)*N-k+1～N_in*N；每段數據沿著第一方向分別并行輸入到所述卷積計算模塊中。

4.根據權利要求2所述的可配置型卷積計算電路，其特征在于，當進行卷積計算的像素數據為多通道數據時，將每個通道的像素數據沿著第一方向分別并行輸入到所述卷積計算模塊中；且當像素數據的通道數大于N_in時，將像素數據按通道進行分批后，將各批次的像素數據依次輸入到所述卷積計算模塊中。

5.根據權利要求1所述的可配置型卷積計算電路，其特征在于，所述加法樹模塊包括二輸入加法器、FIFO單元、二路選擇器、條件判斷電路和數據選通器。