[發明專利]異構計算系統及計算方法

在審

• 申請號: 202110795428.X
• 申請日: 2021-07-14
• 公開（公告）號: CN113392065A
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 劉德生;王斌;金帥
• 申請（專利權）人: 中科晶銳（蘇州）科技有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京眾元弘策知識產權代理事務所(普通合伙) 11462
• 代理人: 李超

1.一種異構計算系統，包括多個異構計算核心、片外存儲部分、總線系統以及多個節點，每個節點對應一個異構計算核心，不同節點可根據具體應用場景的不同配置為不同異構計算核心，節點之間從縱向和橫向分別交叉連接，形成交叉總線，整個交叉總線的縱向和橫向的節點數量主要由具體應用場景和系統整體性能、功耗指標所確定；

任意一個節點可完成單獨一個子任務或一個完整任務，基于所述異構計算系統的人工智能應用劃分為若干子任務，映射至不同計算節點中，網格中各個計算核心使用交叉總線連接；所述每個計算核心從臨近的交叉總線節點獲取待計算數據，計算的結果通過臨近節點返回。

2.根據權利要求1所述的異構計算系統，其特征在于，所述異構計算核心包括但不限于CPU、FPGA、IPU、DSP。

3.根據權利要求1或2所述的異構計算系統，其特征在于，所述系統具備協議層和物理層協議，采用SRIO總線實現系統內各高速模塊間的雙星型點對點高速數據交互。

4.根據權利要求3所述的異構計算系統，其特征在于，所述SRIO總線采用三層分級體系結構，分別為邏輯層、傳輸層和物理層，所述邏輯層定義了端口的全部協議、包的格式，為端點發起和完成事務提供必要信息；所述傳輸層定義了地址空間和在端點之間傳輸包所需要的路由信息和尋址機制；所述物理層描述了器件級端口信息，包括傳輸機制、初級流量控制、電氣特性和低級錯誤管理等。

5.根據權利要求3或4所述的異構計算系統，其特征在于，所述SRIO的操作基于請求和影響事務，發起端產生一個請求事務，請求事務被傳送到目標端，目標端隨之產生一個響應事務并返回發起端，以結束本次操作。

6.根據權利要求1所述的異構計算系統，其特征在于，所述片外存儲部分主要由DDRMemory、內存控制器、數據傳輸模塊和頻率調節模塊組成。

7.根據權利要求6所述的異構計算系統，其特征在于，所述DDR Memory作為異構計算單元計算數據的片外存儲空間，同時也作為不同計算單元數據交互的中間站，內存控制器和數據傳輸模塊負責完成數據在CPU主機端的內存與異構計算單元的片外DDR Memory之間的數據傳輸和DDR Memory與異構計算單元的片上存儲空間的數據傳輸。頻率調節模塊負責調節異構計算核心的頻率和DDR Memory的運行頻率。

8.根據權利要求1所述的異構計算系統，其特征在于，所述系統還包括一內存管理模塊，負責片外內存的管理，通過頁表結構完成虛擬地址空間到物理地址空間的轉換；當異構計算核心或者數據傳輸總線需要片外板載內存時，所述頁表結構提供一個地址給內存管理部件。

9.根據權利要求8所述的異構計算系統，其特征在于，所述內存管理模塊將所述地址作為虛擬地址，所述地址的前一部分為頁表索引；使用所述索引在頁表中查詢，得到實際物理地址所在頁地址；得到的所述頁地址即是待訪存內存在板載內存中的所在頁地址；配合原虛擬地址中的后半部分，即可得到物理頁中真實數據的物理地址，由此物理地址就可對對應數據進行訪問。

10.根據權利要求8所述的異構計算系統，其特征在于，所述內存管理模塊中還集成一個可選的片內緩存，以增加片外內存的讀寫速度。