[發(fā)明專利]一種快速響應(yīng)無外接電容型線性穩(wěn)壓器

有效

• 申請?zhí)枺?/td>: 202110795163.3
• 申請日: 2021-07-14
• 公開（公告）號: CN113377152B
• 公開（公告）日: 2022-06-24
• 發(fā)明（設(shè)計(jì)）人: 李澤宏;劉晨旭;李勇;許明明;葉約漢
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 成都點(diǎn)睛專利代理事務(wù)所(普通合伙) 51232
• 代理人: 孫一峰

1.一種快速響應(yīng)無外接電容型線性穩(wěn)壓器，包括偏置電路、輸出電流調(diào)整環(huán)路、功率級和輸出電壓確定環(huán)路；

所述偏置電路包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12和第一偏置電流Iref；

第一偏置電流Iref流入端接電源，流出端接第一NMOS管MN1的漏極；

第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12構(gòu)成共源共柵NMOS電流鏡，第一NMOS管MN1、第三NMOS管MN3、第九NMOS管MN9、第十一NMOS管MN11柵極共同接到第一NMOS管MN1的漏極；第一NMOS管MN1的源極與第二NMOS管MN2的漏極相連，第三NMOS管MN3的源極與第四NMOS管MN4的漏極相連，第三NMOS管MN3的漏極與第二PMOS管MP2的漏極相連，第九NMOS管MN9的源極與第十NMOS管MN10的漏極相連，第九NMOS管MN9的漏極與第十PMOS管MP10漏極相連，第十一NMOS管MN11的源極與第十二NMOS管MN12的漏極相連，第十一NMOS管MN11的漏極與第十二PMOS管MP12的漏極相連；第二NMOS管MN2、第四NMOS管MN4、第十NMOS管MN10、第十二NMOS管MN12柵極共同接到第二NMOS管MN2的漏極，第二NMOS管MN2、第四NMOS管MN4、第十NMOS管MN10、第十二NMOS管MN12源極共同接地；

第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6共同構(gòu)成共源共柵PMOS電流鏡，第一PMOS管MP1、第三PMOS管MP3、第五PMOS管MP5柵極共同接到第一PMOS管MP1的漏極，源極共同接到地，第二PMOS管MP2、第四PMOS管MP4、第六PMOS管MP6柵極共同接到第二PMOS管MP2的漏極；第二PMOS管MP2的源極與第一PMOS管MP1的漏極相連，第四PMOS管MP4的源極與第三PMOS管MP3的漏極相連，第四PMOS管MP4的漏極與第五NMOS管MN5的漏極相連，第六PMOS管MP6源極與第五PMOS管MP5的漏極相連，第六PMOS管MP6漏極與第七NMOS管MN7的漏極相連；

第五NMOS管MN5、第六NMOS管MN6采用二極管連接形式，其中第五NMOS管MN5的柵漏電壓作第一偏置電壓Vn1，第六NMOS管MN6的漏極與第五NMOS管MN5的源極相連，第六NMOS管MN6的源極接到地；

第七NMOS管MN7、第八NMOS管MN8采用二極管連接形式，其中第七NMOS管MN7的柵漏電壓作第二偏置電壓Vn2，第八NMOS管MN8的漏極與第七NMOS管MN7的源極相連，第八NMOS管MN8源極接到地；

第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10的柵極共同接到第十PMOS管MP10的漏極，第七PMOS管MP7的源極接到電源，第七PMOS管MP7漏極與第八PMOS管MP8的源極相連，第九PMOS管MP9的源極與第八PMOS管MP8的漏極相連，第九PMOS管MP9漏極與第十PMOS管MP10的源極相連，第十PMOS管MP10的柵漏電壓作第三偏置電壓Vp1；

第十一PMOS管MP11、第十二PMOS管MP12采用二極管連接形式，其中第十一PMOS管MP11的源極接到電源(AVDD)，第十一PMOS管MP11的漏極與第十二PMOS管MP12的源極相連，第十二PMOS管MP12的柵漏電壓作第四偏置電壓Vp2；

所述輸出電流調(diào)整環(huán)路包括第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、第十八NMOS管MN18、第十九NMOS管MN19、第二十NMOS管MN20、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第十九PMOS管MP19、第二十PMOS管MP20、第二電容C2、第三電容C3、第四電容C4和功率級；

第十三NMOS管MN13、第十四NMOS管MN14、第十六NMOS管MN16、第十七NMOS管MN17構(gòu)成共源共柵NMOS電流鏡；第十四NMOS管MN14和第十六NMOS管MN16的源極均接地、柵極共同接到第十三NMOS管MN13的漏極；第十三NMOS管MN13的源極和第十四NMOS管MN14的漏極相連，第十七NMOS管MN17的源極和第十六NMOS管MN16的漏極相連，第十三NMOS管MN13和第十七NMOS管MN17的柵極共同接到第一偏置電壓Vn1；

第十三PMOS管MP13、第十四PMOS管MP14、第十六PMOS管MP16、第十七PMOS管MP17構(gòu)成共源共柵PMOS電流鏡；第十三PMOS管MP13和第十六PMOS管MP16的源極都接到電源、柵級共同接到第十四PMOS管MP14的漏極；第十四PMOS管MP14的源極和第十三PMOS管MP13的漏極相連，第十七PMOS管MP17的源極和第十六PMOS管MP16的漏極相連，第十四PMOS管MP14和第十七PMOS管MP17的柵極共同接到第三偏置電壓Vp1；

第十五NMOS管MN15和第十五PMOS管MP15構(gòu)成浮動電流源；第十五NMOS管MN15的源極和第十五PMOS管MP15的漏極相連、共同連接到第十三NMOS管MN13的漏極；第十五NMOS管MN15的漏極和第十五PMOS管MP15的源極相連、共同連接到第十四PMOS管MP14的漏極；第十五NMOS管MN15的柵極接第二偏置電壓Vn2，第十五PMOS管MP15接第四偏置電壓Vp2；

第十八NMOS管MN18和第十八PMOS管MP18構(gòu)成浮動電壓源；第十八NMOS管MN18的源極和第十八PMOS管MP18的漏極相連、共同連接到第十七NMOS管MN17的漏極；第十八NMOS管MN18的漏極和第十八PMOS管MP18的源極相連、共同連接到第十七PMOS管MP17的漏極；第十八NMOS管MN18的柵極接第二偏置電壓Vn2，第十八PMOS管MP18接第四偏置電壓Vp2；

第十九NMOS管MN19和第十九PMOS管MP19構(gòu)成Class-AB輸出級；第十九NMOS管MN19的源極接地，其柵極接第十七NMOS管MN17的漏極；第十九PMOS管MP19的源極接電源，其柵極接第五PMOS管MP15的漏極；第十九NMOS管MN19和第十九PMOS管MP19的漏極相連、共同接到第一NMOS功率管Mpass1的柵極；

第二電容C2接在輸出點(diǎn)和第十九PMOS管MP19的柵極之間，第三電容C3接在輸出端和第十九NMOS管MN19的柵極之間；第四電容C4接在輸出端和地之間；

所述功率級包括第一NMOS功率管Mpass1、第一PMOS功率管Mpass2、第一電容C1、第一電阻R1；

第一電容C1接在第一NMOS功率管Mpass1的柵極和電源之間；第一電阻R1一端接到電源，另一端與第一NMOS功率管Mpass1的漏極相連、共同接到第一PMOS功率管Mpass2的柵極；第一PMOS功率管Mpass2源極接到電源，其漏極與第一NMOS功率管Mpass1的源極相連，共同接到輸出端(Vout)；

所述輸出電壓確定環(huán)路由第二十NMOS管MN20、第二十一NMOS管MN21、第二十PMOS管MP20、第二十一PMOS管MP21和參考電壓Vref組成；第二十NMOS管MN20和第二十一NMOS管MN21的源極均接地、柵極連在一起共同接到第二NMOS管MN2的柵極；第二十PMOS管MP20和第二十一PMOS管MP21的柵連在一起共同接到第二十一PMOS管MP21的漏極；第二十PMOS管MP20的源極接輸出端，其漏極和第二十NMOS管MN20相連，并共同接到第十七NMOS管MN17的源極；第二十一PMOS管MP21的漏極和第二十一NMOS管MN21的漏極相連，其源極接參考電壓Vref。