[發(fā)明專利]進(jìn)行選擇性地啟用的ECC解碼的熔絲邏輯

在審

• 申請(qǐng)?zhí)枺?/td>: 202110794044.6
• 申請(qǐng)日: 2021-07-14
• 公開（公告）號(hào): CN113948148A
• 公開（公告）日: 2022-01-18
• 發(fā)明（設(shè)計(jì)）人: B·D·巴里
• 申請(qǐng)（專利權(quán)）人: 美光科技公司
• 主分類號(hào): G11C29/42
• 分類號(hào): G11C29/42;G11C8/08;G11C7/12;G11C7/10
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 王龍

1.一種設(shè)備，其包括：

糾錯(cuò)碼ECC電路，其配置成接收啟用信號(hào)以及經(jīng)由熔絲總線接收第一熔絲數(shù)據(jù)以及第二熔絲數(shù)據(jù)，其中所述ECC邏輯電路配置成基于所述第二熔絲數(shù)據(jù)的一部分對(duì)所述第一熔絲數(shù)據(jù)進(jìn)行ECC操作以提供經(jīng)過校正的第一熔絲數(shù)據(jù)，其中所述ECC邏輯電路配置成基于所述啟用信號(hào)在輸出處提供所述第一熔絲數(shù)據(jù)或所述經(jīng)過校正的第一熔絲數(shù)據(jù)中的一個(gè)；以及

鎖存器電路，其包括多個(gè)鎖存器，所述多個(gè)鎖存器配置成基于所述第一熔絲數(shù)據(jù)或所述經(jīng)過校正的第一熔絲數(shù)據(jù)中的所述一個(gè)選擇性地替換有缺陷的存儲(chǔ)器單元的群組。

2.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述ECC電路包含ECC邏輯，所述ECC邏輯配置成基于在所述第二熔絲數(shù)據(jù)的所述部分中編碼的ECC對(duì)所述第一熔絲數(shù)據(jù)進(jìn)行所述ECC操作。

3.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述ECC電路包含一組多路復(fù)用器，所述多路復(fù)用器配置成響應(yīng)于所述啟用信號(hào)具有第一值而提供所述第一熔絲數(shù)據(jù)，以及響應(yīng)于所述啟用信號(hào)具有第二值而提供所述經(jīng)過校正的第一熔絲數(shù)據(jù)。

4.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述ECC電路配置成將所述第二熔絲數(shù)據(jù)提供給第二鎖存器電路，所述第二鎖存器電路配置成響應(yīng)于所述啟用信號(hào)具有第一值而選擇性地替換有缺陷的存儲(chǔ)器單元的第二群組。

5.根據(jù)權(quán)利要求4所述的設(shè)備，其中所述ECC電路配置成響應(yīng)于所述啟用信號(hào)具有第二值而將源電壓提供給所述第二鎖存器電路。

6.根據(jù)權(quán)利要求5所述的設(shè)備，其中所述ECC電路包括一組多路復(fù)用器，所述多路復(fù)用器配置成基于所述啟用信號(hào)選擇性地將所述第二熔絲數(shù)據(jù)或所述源電壓提供給所述第二鎖存器電路。

7.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述鎖存器電路配置成選擇性地替換有缺陷的存儲(chǔ)器單元的行。

8.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述鎖存器電路配置成選擇性地替換有缺陷的存儲(chǔ)器單元的列。

9.根據(jù)權(quán)利要求1所述的設(shè)備，其進(jìn)一步包括配置成提供所述第一熔絲數(shù)據(jù)以及所述第二熔絲數(shù)據(jù)的熔絲陣列。

10.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述ECC電路配置成經(jīng)由第三熔絲數(shù)據(jù)接收所述啟用信號(hào)。

11.一種設(shè)備，其包括：

熔絲陣列，其配置成將第一熔絲數(shù)據(jù)以及第二熔絲數(shù)據(jù)提供給熔絲總線；

熔絲邏輯電路，其配置成經(jīng)由所述熔絲總線接收所述第一熔絲數(shù)據(jù)以及所述第二熔絲數(shù)據(jù)，所述熔絲邏輯電路配置成使用在所述第二熔絲數(shù)據(jù)中編碼的ECC對(duì)所述第一熔絲數(shù)據(jù)進(jìn)行糾錯(cuò)碼ECC操作以提供經(jīng)過校正的第一熔絲數(shù)據(jù)，其中所述熔絲邏輯電路配置成基于操作模式提供所述經(jīng)過校正的第一熔絲數(shù)據(jù)或所述熔絲數(shù)據(jù)中的一個(gè)作為輸出第一熔絲數(shù)據(jù)；以及

鎖存器電路，其包括多個(gè)鎖存器，所述多個(gè)鎖存器配置成基于所述輸出第一熔絲數(shù)據(jù)選擇性地替換有缺陷的存儲(chǔ)器單元的群組。

12.根據(jù)權(quán)利要求11所述的設(shè)備，其中當(dāng)在第一操作模式下時(shí)，所述熔絲邏輯電路配置成提供所述第一熔絲數(shù)據(jù)作為所述輸出第一熔絲數(shù)據(jù)以及提供所述第二熔絲數(shù)據(jù)作為輸出第二熔絲數(shù)據(jù)。

13.根據(jù)權(quán)利要求12所述的設(shè)備，其中當(dāng)在第二操作模式下時(shí)，所述熔絲邏輯電路配置成提供所述經(jīng)過校正的第一熔絲數(shù)據(jù)作為所述輸出第一熔絲數(shù)據(jù)以及提供源電壓作為輸出第二熔絲數(shù)據(jù)。

14.根據(jù)權(quán)利要求12所述的設(shè)備，其進(jìn)一步包括第二鎖存器電路，所述第二鎖存器電路配置成基于所述第二輸出熔絲數(shù)據(jù)選擇性地替換有缺陷的存儲(chǔ)器單元的第二群組。