[發明專利]一種PHY參數配置裝置及SSD

有效

• 申請號: 202110789042.8
• 申請日: 2021-07-13
• 公開（公告）號: CN113485768B
• 公開（公告）日: 2022-08-19
• 發明（設計）人: 劉海亮;孫福海
• 申請（專利權）人: 湖南國科微電子股份有限公司
• 主分類號: G06F9/4401
• 分類號: G06F9/4401
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 侯珊

1.一種PHY參數配置裝置，其特征在于，包括：

配置觸發電路，用于在SSD上電后，基于SSD PHY的目標模式設定信號相應生成目標模式配置信號；

參數配置電路，用于基于所述目標模式配置信號，將所述SSD的PHY參數相應配置為目標模式下的參數值；

所述配置觸發電路包括第一多路選擇器、第一D觸發器、第二D觸發器、第一非門及與門；其中：

所述第一多路選擇器的第一輸入端接入SSD OTP寫入的模式設定信號，所述第一多路選擇器的第二輸入端接入SSD控制器配置的模式設定信號，所述第一多路選擇器的控制端接入外部電路設定的通道選擇信號，所述第一多路選擇器的輸出端與所述第一D觸發器的D輸入端連接，所述第一D觸發器的Q輸出端分別與所述第二D觸發器的D輸入端和所述與門的第一輸入端連接，所述第二D觸發器的Q輸出端與所述第一非門的輸入端連接，所述第一非門的輸出端與所述與門的第二輸入端連接，所述與門的輸出端作為所述配置觸發電路的輸出端。

2.如權利要求1所述的PHY參數配置裝置，其特征在于，所述PHY參數配置裝置還包括：

第一延時電路，用于在所述第一多路選擇器選擇所述SSD控制器對應的模式設定信號輸出時，若所述SSD控制器配置好模式設定信號的時間已超過N個系統時鐘周期，則生成第一使能信號；其中，N≥2且N為正整數；

所述參數配置電路具體用于在接收到所述第一使能信號后，才執行基于當前的目標模式配置信號，將所述SSD的PHY參數相應配置為目標模式下的參數值的步驟。

3.如權利要求2所述的PHY參數配置裝置，其特征在于，所述第一延時電路包括第三D觸發器和第四D觸發器；其中：

所述第三D觸發器的D輸入端接入所述SSD控制器在配置模式設定信號的操作完成后生成的第一使能信號，所述第三D觸發器的Q輸出端與所述第四D觸發器的D輸入端連接，所述第四D觸發器的Q輸出端作為所述第一延時電路的輸出端。

4.如權利要求1所述的PHY參數配置裝置，其特征在于，所述PHY參數配置裝置還包括：

第二延時電路，用于在所述第一多路選擇器選擇所述SSD OTP對應的模式設定信號輸出時，若所述SSD OTP的已上電完成時間超過N個系統時鐘周期，則生成第二使能信號；其中，N≥2且N為正整數；

所述參數配置電路具體用于在接收到所述第二使能信號后，才執行基于當前的目標模式配置信號，將所述SSD的PHY參數相應配置為目標模式下的參數值的步驟。

5.如權利要求4所述的PHY參數配置裝置，其特征在于，所述第二延時電路包括第一或門、第二或門、第二非門、第五D觸發器、第六D觸發器及第二多路選擇器；其中：

所述第一或門和所述第二或門的第一輸入端均接入PCIe模式配置完成信號，所述第一或門和所述第二或門的第二輸入端均接入SATA模式配置完成信號，所述第一或門的輸出端與所述第二非門的輸入端連接，所述第二非門的輸出端與所述第五D觸發器的D輸入端連接，所述第五D觸發器的Q輸出端與第二多路選擇器的第一輸入端連接，所述第二多路選擇器的第二輸入端接入低電平信號，所述第二多路選擇器的控制端與所述第二或門的輸出端連接，所述第二多路選擇器的輸出端與所述第六D觸發器的D輸入端連接，所述第六D觸發器的Q輸出端作為所述第二延時電路的輸出端；其中，在所述SSD OTP上電完成時，對所述第五D觸發器和所述第六D觸發器進行復位。

6.如權利要求1-5任一項所述的PHY參數配置裝置，其特征在于，所述參數配置電路包括：

模式控制電路，用于基于所述目標模式配置信號相應生成目標模式控制信號；

M個子配置電路，每個子配置電路均用于在所述目標模式控制信號的控制下，將自身對應的PHY參數相應配置為目標模式下的參數值；其中，M為正整數。