[發明專利]一種堆疊結構及堆疊方法

在審

• 申請號: 202110784789.4
• 申請日: 2021-07-12
• 公開（公告）號: CN113517263A
• 公開（公告）日: 2021-10-19
• 發明（設計）人: 張春艷;曹立強;曾淑文
• 申請（專利權）人: 上海先方半導體有限公司;華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/48;H01L23/488;H01L23/367;H01L21/768;H01L21/50;H01L21/60
• 代理公司: 北京三聚陽光知識產權代理有限公司 11250
• 代理人: 薛異榮

本發明提供一種堆疊結構及堆疊方法，堆疊結構包括依次垂直層疊且電學連接的第一封裝模塊至第N封裝模塊，N為大于等于2的整數，第n封裝模塊包括第n半導體單元，n為大于等于1小于等于N的整數；第j封裝模塊還包括：覆蓋第j半導體單元的第一表面的第一介質層，j為大于等于1小于等于N?1的整數；貫穿第一介質層的第一焊料件；第j+1封裝模塊還包括：覆蓋第j+1半導體單元的第二表面的第二介質層；貫穿第二介質層的第二焊料件；其中，第j封裝模塊的第一介質層與第j+1封裝模塊的第二介質層相互鍵合；第j封裝模塊的第一焊料件與第j+1半導體模塊的第二焊料件焊接在一起。堆疊結構具有較高的結構穩定性，保證了堆疊結構的正常工作。

技術領域

本發明涉及半導體技術領域，具體涉及一種堆疊結構及堆疊方法。

背景技術

隨著便攜式設備的智能化、小型化和普及化，以硅通孔(Throμgh Silicon Via，TSV)技術為代表的三維立體集成技術越發受到電子行業的關注。硅通孔技術使得多個芯片相互堆疊集成成為可能，從而將芯片集成從二維集成擴展到三維集成。具體的，采用硅通孔工藝得到的三維堆疊結構包括：依次堆疊設置的若干個具有硅通孔的芯片、位于相鄰兩個芯片之間的有機填料和若干個微凸塊，有機填料用于對相鄰兩個芯片之間的間隙進行封裝，微凸塊與相鄰兩個芯片的硅通孔連接，從而實現了相鄰芯片的連接以及垂直互聯。

三維堆疊結構的正常工作與三維堆疊結構中芯片的連接強度相關。當芯片的連接強度較大時，三維堆疊結構保持穩定連接，從而保證了三維堆疊結構的正常工作；當芯片連接強度較小時，相鄰兩個芯片容易在環境影響或外力作用下發生分離，從而影響了三維堆疊結構正常工作。

然而，由于微凸點的尺寸較小，使得三維堆疊結構的連接強度較小。

發明內容

因此，本發明要解決的技術問題在于克服現有三維堆疊結構的連接強度較小的缺陷，從而提供一種堆疊結構及堆疊方法。

本發明提供一種堆疊結構，包括依次垂直層疊且電學連接的第一封裝模塊至第N封裝模塊，N為大于等于2的整數，第n封裝模塊包括第n半導體單元，所述第n半導體單元具有相對設置的第一表面和第二表面，n為大于等于1小于等于N的整數；第j封裝模塊還包括：覆蓋第j半導體單元的第一表面的第一介質層，j為大于等于1小于等于N-1的整數；貫穿所述第一介質層的第一焊料件；第j+1封裝模塊還包括：覆蓋第j+1半導體單元的第二表面的第二介質層；貫穿所述第二介質層的第二焊料件；其中，所述第j封裝模塊的第一介質層與所述第j+1封裝模塊的第二介質層相互鍵合；所述第j封裝模塊的第一焊料件與所述第j+1半導體模塊的第二焊料件焊接在一起。

可選的，所述第一介質層中具有貫穿所述第一介質層的第一開口，所述第一焊料件位于所述第一開口中；所述第二介質層中具有貫穿所述第二介質層的第二開口，所述第二焊料件位于所述第二開口中；對于焊接在一起的第一焊料件和第二焊料件，自所述第一焊料件至第二焊料件的方向上，所述第一焊料件的橫截面積逐漸減小，自所述第二焊料件至第一焊料件的方向上，所述第二焊料件的橫截面積逐漸減小。

可選的，所述第一焊料件與所述第一介質層之間具有間隙，所述第二焊料件與所述第二介質層之間具有間隙。

可選的，所述第n封裝模塊還包括:貫穿所述第n半導體單元的第n導電件；所述第k導電件的兩端分別與第k封裝模塊中的第一焊料件和第二焊料件電學連接，k為大于等于2且小于等于N-1的整數；第一導電件的一端與第一封裝模塊中的第一焊料件電學連接，第N半導體單元中的第N導電件的一端與第N封裝模塊中的第二焊料件電學連接；所述第一封裝模塊還包括位于第一半導體單元的第一表面的第一導電線路層，所述第一導電線路層與所述第一導電件電學連接；所述第j+1封裝模塊還包括位于所述第j+1半導體單元的第二表面的第j+1導電線路層，所述第j+1導電線路層與所述第j+1導電件電學連接。

可選的，所述第一開口內還設置有位于所述第一焊料件底部的第一導電保護層；所述第二開口內還設置有位于所述第二焊料件底部的第二導電保護層。