[發明專利]一種用于電路設計的人工智能實現系統及方法

有效

• 申請號: 202110783385.3
• 申請日: 2021-07-12
• 公開（公告）號: CN113553794B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 請求不公布姓名
• 申請（專利權）人: 蘇州貝克微電子股份有限公司
• 主分類號: G06F30/33
• 分類號: G06F30/33;G06N3/045;G06N3/08
• 代理公司: 北京三聚陽光知識產權代理有限公司 11250
• 代理人: 張琳琳

本發明提供一種用于電路設計的人工智能實現系統及方法，本發明通過將歷史階段的電路設計拓撲圖進行分類存儲并輸入至生成器運算模塊以及訓練器運算模塊分別得到電路生成模型以及判斷模型；接著輸入正在設計的電路設計拓撲圖以及第一目標功能參數至所述生成模塊，所述生成模塊基于所述電路生成模型得到第一目標電路設計圖；所述判斷模塊獲取所述第一目標電路設計圖以及所述第二目標功能參數，并基于所述判斷模型對所述第一目標電路設計圖與所述第二目標功能參數進行判斷后得到第一結果后生成訓練指令，輸出至所述生成模塊中；所述生成模塊基于所述訓練指令對所述電路生成模型進行再訓練，進行再訓練的時候無需進行仿真，因此訓練速度快。

技術領域

本發明涉及電路設計領域，具體涉及一種用于電路設計的人工智能實現系統及方法。

背景技術

現有電路的設計中，由開關管等半導體器件組成的有源電路都是由研發人員根據經驗進行設計，但是由于電路結構和器件參數的復雜多變，在研發人員對電路進行設計時，通常會利用EDA(電子設計自動化)軟件對電路進行設計，并仿真驗證設計的正確性，這其中，在對電路不斷的修改過程中，會存在修改方向錯誤的問題，也存在仿真時間較長的問題，從而導致電路設計耗時費力效率低，對電路結構或參數進行多達幾百次的調整和改進，導致電路設計效率較低。

發明內容

有鑒于此，本發明實施例提供了一種用于電路設計的人工智能實現系統及方法，以解決現有技術中存在的問題。

第一方面，本發明提供一種用于電路設計的人工智能實現系統，包括：存儲模塊，用以分類存儲歷史階段的電路設計拓撲圖中的子電路拓撲圖，所述分類的類型為子電路拓撲圖的功能；生成器運算模塊，用以根據已存儲的所有電路設計圖進行人工智能訓練得到電路生成模型；訓練器運算模塊，用以根據已存儲的所有電路設計圖進行人工智能訓練得到判斷模型；第一輸入模塊，用以輸入正在設計的電路設計圖和第一目標功能參數；生成模塊，用以獲取所述正在設計的電路設計圖和所述第一目標功能參數，并基于所述電路生成模型得到第一目標電路設計圖；輸出模塊，輸出所述第一目標電路設計圖；第二輸入模塊，用以輸入第二目標功能參數；判斷模塊，用以獲取所述第一目標電路設計圖，并基于所述判斷模型對所述第一目標電路設計圖判斷后得到第一結果，生成訓練指令，輸出至所述生成模塊中；其中，所述生成模塊獲取所述訓練指令，并基于所述訓練指令對所述電路生成模型進行再訓練。

進一步地，所述用于電路設計的人工智能實現系統還包括：構建樣本數據庫模塊，用以根據已存儲的所有電路設計圖構建訓練樣本數據庫并輸入至所述訓練器運算模塊中，所述樣本數據庫包括所述子電路的功能參數、所述子電路拓撲的每一電路元件名稱以及各個電路元件的相互之間的電連接關系。

進一步地，所述構建樣本數據庫模塊包括：拆分單元，用以將所述子電路拓撲拆分，并根據所述子電路的功能參數中的功能名稱進行分類；構建單元，用以將所述子電路的功能參數、所述子電路拓撲的每一電路元件名稱以及各個電路元件的相互之間的電連接關系存儲至所述樣本數據庫中。

進一步地，所述子電路拓撲的每一電路元件名稱以及各個電路元件的相互之間的電連接關系以第一矩陣的形式存儲于所述樣本數據庫中；其中，相鄰的電路元件之間設有一節點，每一電路元件包括與所述節點連接的連接點；所述第一矩陣中的第i行第j列中的元素X_ij表示節點i至節點j之間的電路元件A_abk，A為電路元件的類型，a為與節點i連接的第一連接點，b為與節點j連接的第二連接點，k為第幾個A類型的元件。

進一步地，所述樣本數據庫還包括第二矩陣，所述第二矩陣用以存儲所述電路設計拓撲圖中的子電路；所述第二矩陣中的第m行第n列中的元素Y；其中，第m行表示某一子電路的電路名稱所對應的序號，第n列表示子電路的子設計階段；Y的值取0或1，0表示所述某一子電路的電路拓撲圖與之前保存的子電路拓撲圖相同，1表示所述某一子電路的電路拓撲圖的功能參數與之前保存的子電路拓撲圖的功能參數不相同。