[發明專利]高集成度相變存儲器陣列結構

在審

• 申請號: 202110779718.5
• 申請日: 2021-07-09
• 公開（公告）號: CN113571544A
• 公開（公告）日: 2021-10-29
• 發明（設計）人: 雷心晴;王大偉;趙文生
• 申請（專利權）人: 杭州電子科技大學
• 主分類號: H01L27/24
• 分類號: H01L27/24
• 代理公司: 浙江千克知識產權代理有限公司 33246
• 代理人: 周希良

1.高集成度相變存儲器陣列結構，其特征在于，

包括單元；單元包括芯骨，芯骨的相對兩面或周向四面外均依次設置有相變材料層、溝道層、多晶硅層、門電極；數個單元通過三維堆疊成n×n×n的陣列結構，高度方向上相互堆疊的n個單元構成一條存儲器鏈；

還包括選通電路，位于存儲器鏈底端的單元與選通電路連接；選通電路包括芯骨，芯骨外依次設置有溝道層、多晶硅層、門電極；選通電路的芯骨、溝道層、多晶硅層均為存儲器鏈底端的單元沿其高度方向向下延伸而成；選通電路的門電極與其對應單元的門電極結構相同；

還包括二極管選通器、位線、電極與字線；選通電路的底端與二極管選通器連接，二極管選通器與字線連接；位于存儲器鏈頂端單元的溝道層與電極連接，電極與位線連接。

2.根據權利要求1所述的高集成度相變存儲器陣列結構，其特征在于：選通電路的芯骨厚度為其對應單元的芯骨厚度與相變材料層厚度之和。

3.根據權利要求1或2所述的高集成度相變存儲器陣列結構，其特征在于：相變材料層、溝道層、多晶硅層的高度均與芯骨高度相等，門電極位于多晶硅層高度的中間位置。

4.根據權利要求1所述的高集成度相變存儲器陣列結構，其特征在于：芯骨周向四面的門電極包圍成周狀。

5.根據權利要求1所述的高集成度相變存儲器陣列結構，其特征在于：芯骨、相變材料層、溝道層、多晶硅層、門電極均為長方體狀。

6.根據權利要求1所述的高集成度相變存儲器陣列結構，其特征在于：芯骨、溝道層、多晶硅層、門電極均為長方體狀；相變材料層為中部尺寸小于兩端尺寸的啞鈴狀。

7.根據權利要求1所述的高集成度相變存儲器陣列結構，其特征在于：數個單元通過三維堆疊成3×3×3的陣列結構。

8.根據權利要求1所述的高集成度相變存儲器陣列結構，其特征在于：二極管選通器包括在高度方向上相互疊加的第一摻雜半導體、第二摻雜半導體以及、第三摻雜半導體，第一摻雜半導體、第二摻雜半導體以及、第三摻雜半導體結構與尺寸均相同，第一摻雜半導體與存儲器鏈底端連接，第三摻雜半導體與字線連接。

9.根據權利要求1所述的高集成度相變存儲器陣列結構，其特征在于：位線與字線均為長方體狀。