[發明專利]一種用于芯片的嵌入式封裝結構及其制作方法

在審

• 申請號: 202110774904.X
• 申請日: 2021-07-09
• 公開（公告）號: CN113284863A
• 公開（公告）日: 2021-08-20
• 發明（設計）人: 楊貴;鄭亞平;陳春;武守坤;廖航;曹靜靜;樊廷慧;李波
• 申請（專利權）人: 惠州市金百澤電路科技有限公司;深圳市金百澤科技有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/13;H01L23/14;H01L23/15;H01L23/48;H01L23/495;H01L25/04;H01L21/48;H01L21/52;H01L21/56;H01L21/60
• 代理公司: 深圳市千納專利代理有限公司 44218
• 代理人: 王慶凱

本發明公開了一種用于芯片的嵌入式封裝結構，包括基板、襯底、膠體，基板上開設有容置槽，襯底安裝于基板底部，芯片安裝于容置槽內，使用塑模將膠體注塑于所述基板上或者直接使用絕緣膠膜壓合于所述基板上；上述用于芯片的嵌入式封裝結構的有益效果為：通過金線將芯片邦定于容置槽內，有效降低封裝結構整體厚度，相應縮減終端產品體積或增加實現其他功能的空間；將襯底安置于基板的底部，提升封裝可靠性，不僅提升了芯片襯底面的平整度而且可以根據襯底物料特性提升其他產品特性；降低過程報廢成本，芯片和封裝基板封裝測試前可以實現獨立檢驗，挑選良品進行封裝測試，避免封裝測試前的不良產品產生；實現多芯片封裝（2.5D或3D封裝）。

技術領域

本發明涉及及半導體封裝的技術領域，具體為一種用于芯片的嵌入式封裝結構及其制作方法。

背景技術

目前的芯片封裝一般有兩種方法：1、芯片搭載在封裝基板表面；2、芯片內埋在封裝基板里面，上述兩種方法都存在一定的缺陷。

第一種方法增加了封裝體的整體厚度、對封裝基板表面平整度要求高；第二種方法過程報廢成本較高（芯片和封裝載板任一不良，整體報廢），加工難度極高，品質檢驗困難。

發明內容

基于此，有必要提供一種用于芯片的嵌入式封裝結構及其制作方法。降低了封裝結構的整體厚度、提升了封裝可靠性、降低過程報廢成本、實現多芯片封裝。

一種用于芯片的嵌入式封裝結構，包括基板、襯底、膠體，所述基板上開設有容置槽，所述襯底安裝于所述基板底部，芯片安裝于所述容置槽內，使用塑模將所述膠體注塑于所述基板上或者直接使用絕緣膠膜壓合于所述基板上；

所述基板制作的方法為：

第一步、鉆孔；

第二步、孔金屬化；

第三步、內層線路制作；

第四部、疊層；

第五步、層間導通；

第六步、外層線路制作；

第七步、阻焊；

第八步、表面處理；

第九步、開設容置槽；

第十步、安置襯底。

在其中一個實施例中，

第一步、在基板上開設有容置槽；

第二步、將襯底安置于所述基板的底部；

第三步、通過金線將芯片邦定于所述容置槽內；

第四步、使用塑模將膠體注塑于所述基板上或者直接使用絕緣膠膜壓合于所述基板上；

所述基板制作的方法為：

第一步、鉆孔；

第二步、孔金屬化；

第三步、內層線路制作；

第四部、疊層；

第五步、層間導通；

第六步、外層線路制作；

第七步、阻焊；

第八步、表面處理；

第九步、開設容置槽；

第十步、安置襯底。

在其中一個實施例中，所述內層線路制作的方法包括標準減成法或改良半加成法或半加成法中的一種。

在其中一個實施例中，所述標準減成法為：

第一步、壓膜；

第二步、曝光；

第三步、顯影；

第四步、蝕刻；

第五步、脫膜。

在其中一個實施例中，所述改良半加成法為：

第一步、開料；

第二步、減銅；

第三步、壓膜；

第四步、曝光；

第五步、顯影；