[發明專利]半導體器件結構及制備方法

有效

• 申請號: 202110774378.7
• 申請日: 2021-07-08
• 公開（公告）號: CN113517232B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 元大中
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 史治法

1.一種半導體器件結構的制備方法，其特征在于，包括：

提供襯底，所述襯底包括第一區域及與所述第一區域相鄰接的第二區域；

于所述襯底內形成字線溝槽，所述字線溝槽貫穿所述第一區域及所述第二區域；

于所述字線溝槽內形成埋入式柵極字線，所述埋入式柵極字線包括字線導電層，所述字線導電層包括第一導電層和第二導電層，所述字線導電層貫穿所述第一區域及所述第二區域，且位于所述第二區域的所述字線導電層的厚度大于位于所述第一區域的所述字線導電層的厚度；

在所述第二區域形成第一互連孔，所述第一互連孔暴露出位于所述第二區域的所述字線導電層。

2.根據權利要求1所述的半導體器件結構的制備方法，其特征在于，所述襯底內形成有若干個淺溝槽隔離結構，所述淺溝槽隔離結構于所述襯底內隔離出多個呈陣列排布的有源區；所述有源區沿第一方向延伸，所述埋入式柵極字線沿第二方向延伸，所述第二方向與所述第一方向斜交。

3.根據權利要求1所述的半導體器件結構的制備方法，其特征在于，所述于所述字線溝槽內形成埋入式柵極字線包括：

于所述字線溝槽的底部及側壁形成柵氧化層；

于所述柵氧化層的表面及所述襯底上形成金屬阻擋材料層；

于所述金屬阻擋材料層的表面形成第一導電材料層，所述第一導電材料層填滿所述字線溝槽，并延伸至所述襯底上；

去除位于所述襯底上的所述第一導電材料層及位于所述襯底上的所述金屬阻擋材料層，并對位于所述第一區域的所述第一導電材料層及位于所述第一區域的所述金屬阻擋材料層進行回刻，以得到金屬阻擋層及第一導電層；位于所述第一區域的所述金屬阻擋層的上表面及位于所述第一區域的所述第一導電層的上表面均低于所述襯底的上表面，且位于所述第二區域的所述第一導電層的上表面高于位于所述第一區域的所述第一導電層的上表面；

于所述第一導電層上形成填充介質層，所述填充介質層填滿所述字線溝槽。

4.根據權利要求3所述的半導體器件結構的制備方法，其特征在于，

形成所述填充介質層后，所述填充介質層的上表面與所述襯底的上表面及位于所述第二區域的所述第一導電層的上表面均相平齊。

5.根據權利要求4所述的半導體器件結構的制備方法，其特征在于，

形成所述第一導電層之后，且形成所述填充介質層之前還包括：

于所述第一導電層的上表面形成第二導電材料層，所述第二導電材料覆蓋所述第一區域及所述第二區域；

對所述第二導電材料層進行回刻，以使得所述第二導電材料層的上表面低于所述字線溝槽的上表面；

于所述第一導電層上形成填充介質層包括：

于保留的所述第二導電材料層的上表面形成填充介質材料層；

去除部分所述填充介質材料層，使得保留的所述填充介質材料層的上表面與位于所述第二區域的所述第一導電層的上表面相平齊；

去除部分所述填充介質材料層的同時還包括：去除位于所述第二區域的所述第二導電材料層，以得到第二導電層。

6.根據權利要求5所述的半導體器件結構的制備方法，其特征在于，所述第二導電層的厚度小于位于所述第一區域的所述第一導電層與位于所述第二區域的所述第一導電層的上表面高度差；所述第二導電層與所述第一導電層共同構成所述字線導電層。

7.根據權利要求1至6中任一項所述的半導體器件結構的制備方法，其特征在于，所述于所述字線溝槽內形成埋入式柵極字線之后還包括：

于所述襯底上形成覆蓋介質層，所述覆蓋介質層至少覆蓋所述第二區域；

于所述第二區域的所述覆蓋介質內形成第一互連孔，所述第一互連孔暴露出位于所述第二區域的所述字線導電層；

于所述第一互連孔內形成互連結構，所述互連結構與所述字線導電層相接觸。