[發明專利]一種模數轉換器的分段電容陣列及切換方法

在審

• 申請號: 202110772782.0
• 申請日: 2021-07-08
• 公開（公告）號: CN113452372A
• 公開（公告）日: 2021-09-28
• 發明（設計）人: 吳勇;閆瑞峰;湯華蓮;張麗;李小明
• 申請（專利權）人: 西安電子科技大學蕪湖研究院
• 主分類號: H03M1/46
• 分類號: H03M1/46;H03M1/10
• 代理公司: 西安鼎邁知識產權代理事務所(普通合伙) 61263
• 代理人: 劉喜保

本發明公開了一種模數轉換器的分段電容陣列及切換方法，分段電容陣列包括低有效位電容陣列和高有效位電容陣列，高有效位電容陣列由非冗余位電容和冗余位電容連接構成，非冗余位電容依次為：C、2C、4C...2^M?2C，冗余位電容包括：C、C、2C、4C...2^M?2C。冗余位電容按順序插入到非冗余位電容中。通過合理的冗余位構建方式，在不增加電容陣列中單位電容的個數和面積的情況下，減小分段式電容陣列中電容失配的影響，保證冗余位能夠提供足夠的冗余數字碼空間；同時能夠合理利用冗余量完成對比較器失調的校準；并利用相對應的電容陣列切換方法，進一步減小誤差，提高精度。

技術領域

本發明涉及電子電路技術領域，特別涉及一種模數轉換器的分段電容陣列及切換方法。

背景技術

隨著CMOS集成電路工藝的快速發展，SAR ADC(Successive-Approximation-Register Analog-to-Digital Converter,逐次逼近寄存器型模數轉換器)依然是ADC的研究熱點。為降低其功耗，多采用二進制權重電容陣列的結構。

對于N位SARADC而言，經典二進制權重電容陣列如圖1所示。由圖1可知，其單位電容的個數和面積與精度N存在指數關系。為緩解該問題，現有技術提出了分段式電容陣列如圖2和圖3所示。分段式電容陣列中高有效位電容陣列的失配會降低模數轉換器的線性度，并且在開關過程中存在的誤差也會進一步影響ADC的精度和動態特性。

發明內容

本發明實施例提供了一種模數轉換器的分段電容陣列及切換方法，用以解決現有技術中分段式電容陣列中高有效位電容陣列的電容失配影響，同時解決開關切換過程中存在的誤差影響。

一方面，本發明實施例提供了一種模數轉換器的分段電容陣列，包括：低有效位電容陣列和高有效位電容陣列，低有效位電容陣列和高有效位電容陣列之間通過橋接電容連接，橋接電容由單位電容組成；

高有效位電容陣列由非冗余位電容和冗余位電容連接構成，非冗余位電容依次為：C、2C、4C…2^M-2C，冗余位電容包括：C、C、2C、4C…2^M-2C，其中M為高有效位電容陣列的位數，C為單位電容，冗余位電容按順序插入到非冗余位電容中。

在一種可能的實現方式中，部分冗余位電容按順序以兩個一組或三個一組的形式插入到非冗余位電容中。

在一種可能的實現方式中，插入到非冗余位電容中的一組冗余位電容的和位于插入位置處上一非冗余位電容和下一非冗余位電容之間。

在一種可能的實現方式中，高有效位電容陣列的最高位為最高位的冗余位電容。

在一種可能的實現方式中，最低位的冗余位電容接地。

另一方面，本發明實施例提供了一種模數轉換器的分段電容陣列的切換方法，分段電容陣列中的低有效位電容陣列和高有效位電容陣列通過橋接電容串聯后形成一個電容陣列分支，兩個電容陣列分支分別連接在比較器的兩個輸入端，方法包括：

采樣時，將冗余位電容接地，將非冗余位電容和低有效位電容陣列均接參考電壓；

將采樣后的電壓輸入到比較器，比較后產生第一位數字碼；

上述第一位數字碼產生后，將采樣后輸入比較器的電壓較低的電容陣列分支中的最高位的冗余位電容組接參考電壓；

上述第一次電容切換完成后，將新產生的電壓輸入到比較器，比較后產生第二位數字碼；

上述第二位數字碼產生后，將第一次電容切換完成后輸入比較器的電壓較高的電容陣列分支中的最高位的冗余位電容組或非冗余位電容接地；

上述第二次電容切換完成后，將新產生的電壓輸入到比較器，比較后產生第三位數字碼；