[發明專利]電路基底及其制造方法

有效

• 申請號: 202110771734.X
• 申請日: 2021-07-08
• 公開（公告）號: CN113838864B
• 公開（公告）日: 2023-06-16
• 發明（設計）人: 潘韻文;林恭正
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/77;H10K59/12;H10K59/124;H10K59/131
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

一種電路基底及其制造方法，電路基底包括圖案化基底、圖案化絕緣結構以及信號線。圖案化絕緣結構包括多個裝置部以及多個線路部。多個裝置部位于圖案化基底上。多個線路部位于圖案化基底上，且連接對應的裝置部。至少一個線路部包含經離子摻雜的第一絕緣部以及相連第一絕緣部的第二絕緣部。多條信號線位于第一絕緣部上。

技術領域

本發明涉及一種電路基底，且特別涉及一種可伸縮的電路基底及其制造方法。

背景技術

隨著電子技術的高度發展，電子產品不斷推陳出新。為使電子產品能應用于各種不同的領域，可拉伸、輕薄及外型不受限的特性逐漸受到重視。也就是說，電子產品逐漸被要求依據不同的應用方式以及應用環境而具有不同的外型，因此電子產品需具有可拉伸性。

然而，電子產品在被拉伸的狀態下，可能會因為承受應力造成結構上的斷裂，甚至進一步造成內部線路的斷路。因此，如何使可拉伸的電子產品具有良好的制造良率(yield)及產品可靠度(reliability)，實為目前亟欲解決的課題。

發明內容

本發明提供一種電路基底，能改善電路基底因為伸縮而斷裂的問題。

本發明提供一種電路基底的制造方法，能改善電路基底因為伸縮而斷裂的問題。

本發明的至少一實施例提供一種電路基底。電路基底包括圖案化基底、圖案化絕緣結構以及信號線。圖案化絕緣結構包括多個裝置部以及多個線路部。多個裝置部位于圖案化基底上。多個線路部位于圖案化基底上，且連接對應的裝置部。至少一個線路部包含經離子摻雜的第一絕緣部以及相連第一絕緣部的第二絕緣部。信號線位于第一絕緣部上。

本發明的至少一實施例提供一種電路基底的制造方法，包括：提供基底；形成絕緣結構于基底上；形成遮罩層于絕緣結構上；以遮罩層為掩模，對絕緣結構執行第一離子摻雜工藝；圖案化絕緣結構，以獲得圖案化絕緣結構；在圖案化該絕緣結構之前或之后形成信號線于該基底上。圖案化絕緣結構包括多個裝置部以及多個線路部。線路部連接對應的裝置部。至少一個線路部包括第一絕緣部以及相連第一絕緣部的第二絕緣部。第一絕緣部在第一離子摻雜工藝中經離子摻雜。信號線重疊于第一絕緣部。

附圖說明

圖1A至圖1J是依照本發明的一實施例的一種電路基底的制造方法的剖面示意圖。

圖2是依照本發明的一實施例的一種電路基底的俯視圖。

圖3是依照本發明的一實施例的一種電路基底的俯視圖。

圖4是依照本發明的一實施例的一種電路基底的俯視圖。

圖5是依照本發明的一實施例的一種電路基底的俯視圖。

附圖標記說明：

10、20、30、40：電路基底

100：基底

110：絕緣結構

110’：圖案化絕緣結構

110a、110b、110c、120a、120b、120c、120d：摻雜區

112：第一絕緣層

114：第二絕緣層

116：第三絕緣層

118：第四絕緣層

120：半導體層

130：柵極絕緣層

130’：柵極絕緣結構

140：層間介電層

140’：層間介電結構

142、142’：第一絕緣層