[發明專利]一種電路板IO連通性的測試裝置

在審

• 申請號: 202110771586.1
• 申請日: 2021-07-08
• 公開（公告）號: CN113567832A
• 公開（公告）日: 2021-10-29
• 發明（設計）人: 張洪波;趙滿懷
• 申請（專利權）人: 北京中電華大電子設計有限責任公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R31/54
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種電路板IO連通性的測試裝置，其特征在于測試裝置包括：測試控制模塊、被測模塊和IO測試板，其中：

測試控制模塊，實現產生和發送測試命令及數據，并顯示測試結果的功能；與被測模塊中的數據處理模塊相連，實現IO測試命令及數據的產生和發送的功能；與被測模塊中的數據校驗模塊相連，接收數據校驗模塊產生的IO測試結果數據并進行顯示；

被測模塊包括數據處理模塊和數據校驗模塊；

數據處理模塊，實現處理測試命令和測試數據的功能；與測試控制模塊、IO測試板、數據校驗模塊相連，將測試控制模塊發送的命令及數據轉為IO測試板接口數據并發送給IO測試板，將IO測試板返回的IO狀態數據發送給數據校驗模塊；

數據校驗模塊，實現測試數據校驗功能，生成測試結果數據；與測試控制模塊、數據處理模塊相連，數據校驗模塊對IO狀態數據進行校驗產生IO測試結果數據，將IO測試結果數據返回給測試控制模塊；

IO測試板，與被測模塊中的數據處理模塊相連，實現待測電路板IO的配置及IO電平檢測功能。

2.根據權利要求1所述的一種電路板IO連通性的測試裝置，其特征在于所述IO測試板由一路輸出電路和n路輸入電路組成,n≥1；輸出電路，由一個輸出IO管腳和一個反向器組成；輸入電路，每一路電路中包括兩個輸入IO管腳，所述的兩個輸入IO管腳通過兩個下拉電阻分別連接到低電平，所述的兩個輸入IO管腳通過另外兩個上拉電阻分別連接到反向器兩端；輸入IO管腳依次連接到待測IO對應的接插件上，通過反向器使接插件上相臨的IO的輸入電平相反，從而支持檢測相臨IO的短路功能。

3.根據權利要求1所述的一種電路板IO連通性的測試裝置，其特征在于所述的IO測試板中每一路輸入電路的電路設計相同，在IO測試板上復制n路輸入電路，從而實現2n個IO管腳的測試功能，實現多個IO的同時測試。

4.根據權利要求1所述的一種電路板IO連通性的測試裝置，其特征在于所述的數據處理模塊包含數據寄存器，數據處理模塊將IO測試板接口數據存儲在數據寄存器中；所述的數據校驗模塊包含校驗寄存器，數據校驗模塊將校驗后產生的IO測試結果數據存在校驗寄存器中。

5.根據權利要求1所述的一種電路板IO連通性的測試裝置，其特征在于所述的被測模塊的邏輯功能由FPGA邏輯電路或MCU程序實現。

6.根據權利要求1所述的一種電路板IO連通性的測試裝置，其特征在于所述的IO測試板，由m塊硬件電路板組成，m≥1,通過接插件與被測模塊連接。